[发明专利]在垂直晶体管替代栅极流程中控制自对准栅极长度

权利要求书

1.一种形成半导体结构的方法，包括：

提供初始半导体结构，该初始半导体结构包括具有底部源/漏层的衬底，及在该底部源/漏层上方形成垂直沟道，其中，形成该垂直沟道包括在该底部源/漏层上方形成鳍片，该鳍片包括半导体沟道材料的底部以及牺牲外延半导体材料的顶部；

形成包覆该垂直沟道的伪栅极；

形成围绕该鳍片的底部的底部间隙壁层及覆盖该鳍片的顶部的顶部间隙壁层，该半导体沟道材料的该底部定义固定垂直沟道高度；

在该初始半导体结构的水平表面上形成该底部间隙壁层作为第一硬掩膜层；

在该第一硬掩膜层上方并沿着该垂直沟道的垂直侧面形成共形介电层；

移除该牺牲外延半导体材料的该顶部，以暴露该半导体沟道材料的该底部；

移除该共形介电层的部分，以部分暴露该半导体沟道材料的该底部的侧面；

形成垂直间隙壁层在该共形介电层的垂直部分的上方；

在该垂直沟道上方形成顶部源/漏层；

用金属栅极替代该伪栅极及该共形介电层的剩余部分；以及

形成自对准源、漏及栅极接触。

2.如权利要求1所述的方法，其中，形成该伪栅极包括：

邻近该共形介电层的该垂直部分形成该伪栅极。

3.如权利要求2所述的方法，其中，形成该第一硬掩膜层包括使用气体团簇离子束制程。

4.如权利要求3所述的方法，其中，形成该第一硬掩膜层包括形成该第一硬掩膜层为5纳米至15纳米的高度。

5.如权利要求1所述的方法，其中，形成该伪栅极包括：

用硬掩膜层替代该伪栅极的顶部；

移除该伪栅极的部分、及该硬掩膜层的相应部分；以及

邻近该伪栅极层的剩余部分的内外侧形成该垂直间隙壁层，产生中间半导体结构。

6.如权利要求5所述的方法，其中，移除该伪栅极的部分包括移除该伪栅极的不均匀部分。

7.如权利要求5所述的方法，其中，移除该牺牲外延半导体材料的该顶部包括相对该半导体沟道材料的该底部具有选择性的移除。

8.如权利要求5所述的方法，其中，在该垂直沟道上方形成该顶部源/漏层包括：

在该半导体沟道材料的该底部上方形成掺杂源/漏半导体材料层并用介电材料填充该中间半导体结构的开口部分；以及

使该伪栅极的该剩余部分及该垂直间隙壁层凹陷。

9.如权利要求8所述的方法，还包括：

蚀刻该伪栅极的该剩余部分以形成开口区域；

用金属栅极堆叠填充该开口区域；

使该金属栅极堆叠的顶部凹陷；以及

在该金属栅极堆叠的剩余部分上形成介电材料。

10.一种半导体结构，包括：

半导体衬底；

第一垂直晶体管的底部源/漏层，位于该半导体衬底上方；

鳍片，耦合到该底部源/漏层，该鳍片包括位于该底部源/漏层上方的垂直沟道；

金属栅极堆叠，包括导电材料及栅极介电质；

其中，该金属栅极堆叠的第一部分具有第一高度，且

该金属栅极堆叠的该第一部分包覆该垂直沟道，该金属栅极堆叠的第二部分为邻近该垂直沟道形成，该金属栅极堆叠的该第一部分位于该金属栅极堆叠的该第二部分与该垂直沟道之间；

其中，该金属栅极堆叠的该第二部分具有第二高度，该金属栅极堆叠的该第二部分的该第二高度大于该金属栅极堆叠的该第一部分的该第一高度；

顶部源/漏层，位于该垂直沟道上方；

至各该顶部及底部源/漏层及该金属栅极堆叠的自对准接触；以及

第二垂直晶体管，具有高度不同于该第一垂直晶体管的高度。

11.如权利要求10所述的半导体结构，还包括围绕该金属栅极堆叠的硬掩膜材料。

12.如权利要求10所述的半导体结构，其中，该第二垂直晶体管的金属栅极具有均匀高度。