[发明专利]制造半导体器件的方法和半导体器件

说明书

在形成FinFET的方法中，在FinFET结构的源极/漏极结构和隔离绝缘层上方形成第一牺牲层。使第一牺牲层凹进，使得在隔离绝缘层上形成第一牺牲层的剩余层并且暴露源极/漏极结构的上部。在剩余层和暴露的源极/漏极结构上形成第二牺牲层。图案化第二牺牲层和剩余层，从而形成开口。在开口中形成介电层。在形成介电层之后，去除图案化的第一牺牲层和图案化的第二牺牲层以在源极/漏极结构上方形成接触开口。在接触开口中形成导电层。本发明实施例涉及制造半导体器件的方法和半导体器件。

技术领域

本发明实施例涉及制造半导体集成电路的方法，并且更具体地，涉及制造包括鳍式场效应晶体管(FinFET)的半导体器件的方法和半导体器件。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展和具有高k(介电常数)材料的金属栅极结构的使用。通常通过使用栅极置换技术制造金属栅极结构，并且通过使用外延生长方法形成源极和漏极。

发明内容

根据本发明的一些实施例，提供了一种形成包括鳍式场效应晶体管(FinFET)的半导体器件的方法，所述方法包括：在鳍式场效应晶体管结构的源极/漏极结构和隔离绝缘层上方形成第一牺牲层；使所述第一牺牲层凹进，使得所述第一牺牲层的剩余层形成在所述隔离绝缘层上并且所述源极/漏极结构的上部暴露；在所述剩余层和暴露的源极/漏极结构上形成第二牺牲层；图案化所述第二牺牲层和所述剩余层，从而形成开口；在所述开口中形成介电层；在形成所述介电层之后，去除图案化的第一牺牲层和图案化的第二牺牲层以在所述源极/漏极结构上方形成接触开口；以及在所述接触开口中形成导电层。

根据本发明的另一些实施例，还提供了一种形成包括鳍式场效应晶体管(FinFET)的半导体器件的方法，所述方法包括：在第一鳍式场效应晶体管结构的第一源极/漏极结构、第二鳍式场效应晶体管结构的第二源极/漏极结构和隔离绝缘层上方形成第一牺牲层，所述第一源极/漏极结构设置为邻近所述第二源极/漏极结构；使所述第一牺牲层凹进，使得所述第一牺牲层的剩余层形成在所述隔离绝缘层上并且所述第一源极/漏极结构和所述第二源极/漏极结构的上部暴露；在所述剩余层以及暴露的第一源极/漏极结构和暴露的第二源极/漏极结构上形成第二牺牲层；图案化所述第二牺牲层和所述剩余层，从而在所述第一源极/漏极结构和所述第二源极/漏极结构之间形成开口；在所述开口中形成介电层；在形成所述介电层之后，去除图案化的第一牺牲层和图案化的第二牺牲层以在所述第一源极/漏极结构上方形成第一接触开口并且在所述第二源极/漏极结构上方形成第二接触开口；以及在所述第一接触开口中形成第一导电层并且在所述第二接触开口中形成第二导电层。

根据本发明的又一些实施例，还提供了一种包括鳍式场效应晶体管(FinFET)的半导体器件，包括：第一鳍式场效应晶体管，包括在第一方向上延伸的第一鳍结构、第一源极/漏极结构以及与所述第一源极/漏极结构接触的第一源极/漏极接触件；第二鳍式场效应晶体管，设置为邻近所述第一鳍式场效应晶体管并且包括在所述第一方向上延伸的第二鳍结构、第二源极/漏极结构以及与所述第二源极/漏极结构接触的第二源极/漏极接触件；以及介电层，将所述第一源极/漏极结构和所述第二源极/漏极结构分隔开，其中，所述介电层由硅基绝缘材料制成，并且在所述介电层与所述第一源极/漏极接触件和所述第二源极/漏极接触件中的一个之间的界面处或附近包含Ge。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1C示出了根据本发明的实施例的半导体器件制造工艺中的各个阶段的一个。

图2A至图2C示出了根据本发明的实施例的半导体器件制造工艺中的各个阶段的一个。