[发明专利]存储器选择方法及装置

说明书

本发明提供一种存储器选择方法及装置。所述方法包括：根据时序要求生成多种不同的存储器类型；选取其中一种存储器类型进行时序和功耗优化；报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。本发明能够减少综合的迭代过程，提高芯片开发效率。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种存储器选择方法及装置。

背景技术

随着手持设备向高性能高存储趋势发展，通讯芯片中集成的存储器比重越来越高，尤其在一些DSP(Digital Signal Processing，数字信号处理)模块中存储器的占据比例高达90％以上，存储器的时序(timing)和功率(power)对整个芯片的性能起到至关重要的影响。

目前，在设计芯片的存储器时，对标准单元的选取具有时序和功率的考量，通常会有不同速度不同功耗性能的标准单元，可以根据当前路径上的时序来选择。而在存储器的选取上，是按照存储器工作频率再统一加额外10％～20％的margin(盈余)，即在存储器工作周期除去存储器自身访问(access)/写入(write)时间以外留给存储器外部单元(cell)的时间，生成并直接集成在RTL(Register Transfer Level，寄存器传输级)里。由于不同存储器的访问和写入路径不一样，按照统一生成的存储器会出现有些存储器的时序不足，而有些存储器又功耗过大。

为了解决上述问题，目前，在进行存储器选择时，首先根据芯片手册按照固定余量生成存储器以及相关wrapper(环绕)，集成至RTL中进行综合，如果时序能够满足那么综合完成，如果时序有slack(余量)，就需要重新生成存储器再进行综合，直到存储器时序达到最优为止。

采用上述方法，由于在存储器时序没有达到最优时需要重新生成存储器再进行综合，迭代过程较长，降低了芯片的开发效率。

发明内容

本发明提供的存储器选择方法及装置，能够减少综合的迭代过程，提高芯片开发效率。

第一方面，本发明提供一种存储器选择方法，包括：

根据时序要求生成多种不同的存储器类型；

选取其中一种存储器类型进行时序和功耗优化；

报告优化之后所述存储器读取路径上的时序盈余和外部低速标准单元的比例；

根据所述存储器读取路径上的时序盈余和外部低速标准单元的比例，选择回退至另一种存储器类型，直至存储器类型达到最优的存储器时序和功率。

可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最优的存储器类型进行时序和功耗优化；

所述选择回退至另一种存储器类型包括：选择回退至时序较差的存储器类型。

可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取时序最差的存储器类型进行时序和功耗优化；

所述选择回退至另一种存储器类型包括：选择回退至时序较好的存储器类型。

可选地，所述选取其中一种存储器类型进行时序和功耗优化包括：选取其中一种存储器类型进行寄存器传输级RTL集成和内建自测试插入，并在设置好相关约束后进行布局和优化。

可选地，所述外部低速标准单元为高阈值电压标准单元或者标准阈值电压标准单元。

第二方面，本发明提供一种存储器选择装置，包括：

生成单元，用于根据时序要求生成多种不同的存储器类型；

优化单元，用于选取其中一种存储器类型进行时序和功耗优化；