[发明专利]一种阵列基板及其断线修复方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其断线修复方法、显示装置。

背景技术

阵列基板是液晶显示面板中的核心组成之一，如图1所示，传统的阵列基板包括：多条数据线(Data Line)101与扫描线(Gate Line)102，二者交叉设置限定出多个像素单元，位于每个像素单元中的像素电极104以及与数据线和扫描线电性连接的薄膜晶体管TFT(Thin Film Transistor)；其中，TFT源极105电性连接数据线101，TFT漏极106连接像素电极104，TFT栅极107电性连接扫描线102。扫描线102向TFT提供扫描信号，数据线101向TFT提供数据信号，以控制显示面板的显示画面。阵列基板中还包括有与扫描线102平行设置的公共电极线(Common)103，公共电极线103靠近扫描线102，像素电极104与同侧的公共电极线103之间具有重叠的区域，二者重叠部分以及之间的绝缘介质构成了存储电容Cs，以维持像素电极在进行下一次扫描时的正常充放电。这种存储电容的设计方式称为Cs on Common，即存储电容设计在公共电极线上。

在上述设计中，由于每行像素单元中额外增加了一条公共电极线，降低了像素区的有效面积，导致显示面板的开口率减低。

为了提高显示面板的开口率，现有的另一种设计方式为，将阵列基板中的公共电极线去除以增加像素区的有效面积；同时，为了不影响存储电容对像素电极的正常充放电，需要将扫描线与像素电极之间设计出相重叠的区域，即扫描线与像素电极二者重叠部分以及之间的绝缘介质构成了存储电容Cs，这种存储电容的设计方式称为Cs on Gate，即存储电容设计在扫描线上。

阵列基板与彩膜基板(或盖板)对合形成大尺寸的液晶面板母板，对液晶面板母板进行切割工艺以形成应用显示产品中的单个面板(Single Panel)后，需要对单个面板进行检测工序(Cell Test)，以对面板质量进行判定，并对面板中的信号线的断线类不良进行收集并予以修复以提高面板良率。

针对存储电容的设计方式为Cs on Gate的阵列基板，由于像素电极的同侧没有无公共电极线，当对单个面积进行成盒厚的点灯检测发现面板存在数据线断线时，只能采用设置在有效显示区域之外的外围修复线(Repair Line)对发生断线的数据线进行修复。

这种修复方法主要存在以下问题：

其一、修复数量有限：由于阵列基板中位于有效显示区域之外的空间面积有限，因此所能设计的修复线数量是有限的，一般仅有2根左右，导致能够修复的发生断线的数据线也有限，使数据线的修复受修复线数量的限制；

其二，可修复断线的种类单一：受限于目前外围修复线的设计方式，只能修复数据线断线，对扫描线断线则无法进行修复；

其三，存在信号延迟现象：采用外围修复线修复时电信号传输路径过长，导致断线两端的信号不一致。

因此针对上述存储电容为Cs on Gate设计方式，有必要设计一种可修复数据线及扫描线断线的阵列基板。

发明内容

鉴于此，为解决现有技术的问题，本发明的实施例提供一种阵列基板及其断线修复方法、显示装置，可对阵列基板中数据线和/或扫描线的断线进行修复，且对阵列基板中像素单元的正常发光影响很小，显著提高了面板的生产良率。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面、本发明实施例提供了一种阵列基板，包括：衬底基板；位于所述衬底基板上的多条扫描线与多条数据线；所述扫描线与所述数据线交叉限定出阵列排布的多个像素单元；位于每个像素单元中的薄膜晶体管和像素电极；所述薄膜晶体管的源极与所述数据线相连，所述薄膜晶体管的漏极与所述像素电极电性连接；每行所述像素单元位于相邻两条所述扫描线之间；所述阵列基板还包括：与除最后一条所述扫描线之外的每条所述扫描线相连的多个延伸部；其中，每行所述像素单元中的所述像素电极与靠近的上一条所述扫描线上连接的所述延伸部一一对应，且所述延伸部在垂直于所述衬底基板的板面的方向上与靠近的所述像素电极有重叠区域；每行所述像素单元中的所述薄膜晶体管的栅极与靠近的下一条所述扫描线相连；在连接有所述延伸部的所述扫描线中，所述栅极与所述延伸部分别位于所述扫描线长度方向上的两侧。

可选的，所述扫描线在与所述数据线的交叉区域上具有镂空区域；其中，所述镂空区域与所述扫描线沿长度方向上的两侧均有间距。

可选的，相对于所述衬底基板，所述扫描线位于所述数据线下方。