[发明专利]混合非易失性存储器结构及其方法

说明书

这里一般描述了用于包括多个SRAM缓冲器的混合非易失性存储器结构的技术。首先通过执行存取队列缓冲读/写操作，可以对非易失性读/写操作实现SRAM存取时间。SRAM缓冲器可以作为系统SRAM共享。在其他示例中，根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。混合非易失性存储器还可以包括用于存储非频繁改变的数据的正常块。

相关申请的交叉引用

本申请要求于2016年9月16日提交的美国临时专利申请序列号62/395,581的权益。上述申请的公开内容通过引用并入本文。

技术领域

本发明涉及存储器技术，更具体地，涉及一种混合存储器装置和用于操作混合存储器装置的方法。

背景技术

除非本文另有说明，否则本部分中描述的材料不是本申请中权利要求的现有技术，并且在这部分包含所述材料也不是承认所述材料是现有技术。

诸如静态随机存取存储器(SRAM)或DRAM之类的易失性半导体存储器由于其相对较低的功耗、速度和简单的操作而可用于计算机设计中，而诸如一次性可编程(OTP)存储器、EEPROM、闪存或甚至PCM之类的非易失性存储器(NVM)具有即使在装有闪存的装置通电或关闭时也能存储配置数据的优点。

许多如今的系统架构利用通常被分开实施的易失性存储器和非易失性存储器装置。由于存储器装置不处于相同的阵列布局，因此系统架构可能会消耗大的区域。此外，它可能降低从SRAM到NVM传输数据的速度。

因此，仍然需要消耗较少功率并提高传输速度性能的相对较小的非易失性SRAM。

发明内容

简要地说，本文一般描述了用于混合非易失性存储器(HNVM)结构及其方法的技术，例如浮栅存储器装置、SONOS存储器装置、阻性RAM(RRAM)装置、相变存储器、铁电存储器、磁基存储器(例如，MRAM和STTRAM)、DRAM装置、一次可编程存储器(OTP)或多次可编程存储器(MTP))。

根据一些示例，提供了包括多个SRAM缓冲器的混合非易失性存储器结构。首先通过执行存取队列缓冲读/写操作，可以对非易失性读/写操作实现SRAM存取时间。SRAM缓冲器可以作为系统SRAM共享。在其他示例中，根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。HNVM还可以包括用于存储非频繁改变的数据的正常块。另一种配置可以是操作混合非易失性存储器装置的方法。

前面的概述仅是说明性的，并不意图以任何方式进行限制。除了上述说明性方面、实施例和特征之外，通过参考附图和以下详细描述，其他方面、实施例和特征将变得明显。

附图说明

结合附图，从下面的描述和所附的权利要求，本公开的前述和其它特征将变得更加明显。应理解，这些附图仅描绘了根据本公开的几个实施例并且因此不应被认为是限制其范围，通过使用附图将以附加的特定性和细节来描述本公开，附图中：

图1是示出示例性HNVM架构的框图；

图2示出了闪存存取之前的活动SRAM窗口；

图3示出了双重(三重或更多重)缓冲机制；

图4是示出存取队列设计的图；

图5是示出HNVM中的示例性可共享SRAM缓冲器的示意性电路图；

图6是示出HNVM中的另一示例性可共享SRAM缓冲器的示意电路图；

图7至图9示出了具有高速和高耐久性块的混合存储器的各种特征；以及

图10是示出被布置用于实现本文所讨论的基于HNVM的存储器结构的示例性计算装置的框图；