[发明专利]支持命令总线训练的存储设备和系统及其操作方法

说明书

一种存储设备的操作方法，包括：进入命令总线训练模式；通过将接收的时钟信号分频来产生多个内部时钟信号；根据多个内部时钟信号，通过锁存芯片选择信号来产生多个内部芯片选择信号；基于多个内部芯片选择信号，通过对接收的第一命令/地址信号进行编码，产生第二命令/地址信号；以及输出第二命令/地址信号。

相关申请的交叉引用

本申请要求于2016年9月20日向韩国知识产权局提交的韩国专利申请No.10-2016-0120138的优先权并且根据35 USC§119(a)要求于2016年10月20日向USPTO提交的美国专利申请No.15/298,491的优先权，通过引用其全部内容结合到本文中。

技术领域

本公开涉及命令总线训练，更具体地，涉及支持命令总线训练的存储设备和系统及其操作方法。

背景技术

为了支持与存储设备的高速接口，存储器控制器可以向存储设备提供时钟信号。存储设备可以响应于从存储器控制器接收到的时钟信号来处理从存储器控制器接收到的信号，并且可以将要发送到存储器控制器的信号与时钟信号同步。由于需要高数据传输速度，因此从存储器控制器提供的时钟信号的频率可能增加。此外，准确地捕获在存储器控制器和存储设备之间传送的信号变得重要。因此，存储设备和存储器控制器通常可以执行总线训练方法。

发明内容

本公开提供了支持具有提高的准确度的命令总线训练的存储设备和系统及其操作方法。

根据本发明构思的一个方面，提供了一种支持命令总线训练的存储设备的操作方法，该操作方法包括：进入命令总线训练的模式；接收时钟信号、芯片选择信号和第一命令/地址信号；通过将时钟信号分频产生多个内部时钟信号；通过根据多个内部时钟信号对芯片选择信号进行锁存来产生多个内部芯片选择信号；通过基于多个内部芯片选择信号对第一命令/地址信号进行编码来产生第二命令/地址信号；以及输出第二命令/地址信号。

根据本发明构思的另一方面，提供了一种系统中的命令总线训练方法，在所述系统中，命令/地址信号和时钟信号从存储器控制器被提供给存储设备，所述命令总线训练方法包括：在存储设备中，通过将时钟信号分频来产生多个内部时钟信号；由存储器控制器发送第一命令/地址信号；由存储器控制器发送芯片选择信号，所述芯片选择信号相对于内部时钟信号具有可调整延迟；在存储设备中，通过根据多个内部时钟信号对芯片选择信号进行锁存来产生多个内部芯片选择信号；由存储设备通过基于多个内部芯片选择信号对第一命令/地址信号进行编码来产生第二命令/地址信号且发送第二命令/地址信号；以及在存储器控制器中，基于第一命令/地址信号和第二命令/地址信号来确定芯片选择信号的延迟。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解本公开的实施例，在附图中：

图1是根据示例性实施例的包括存储设备和存储器控制器的电子设备的框图；

图2是在命令总线训练期间在存储设备和存储器控制器之间传送的信号的示例性时序图；

图3是用于描述由存储器控制器确定芯片选择信号的定时的操作的图；

图4是根据示例性实施例的包括存储设备和存储器控制器的系统的框图；

图5是根据示例性实施例的在命令总线训练期间在图4的存储设备和存储器控制器之间传送的信号的示例性时序图；

图6是根据示例性实施例的用于描述由存储器控制器确定芯片选择信号的定时的操作的图；

图7是根据示例性实施例的图4的存储设备的操作方法的流程图；

图8A是用于描述根据示例性实施例的图4的存储设备和存储器控制器之间随着时间推移的操作的图；