[发明专利]一种基于FPGA的有源配电网实时仿真解算器的设计方法

权利要求书

1.一种基于FPGA的有源配电网实时仿真解算器的设计方法，其特征在于，包括离线预处理过程和在线求解过程，其中，

所述离线预处理过程包括如下步骤：

1)采用列近似最小度算法对由节点导纳矩阵形成的线性方程组的系数矩阵G进行处理，生成变换后的系数矩阵G′，行置换矩阵P，列置换矩阵Q；

2)由行置换矩阵P和电流向量i的地址向量A_i相乘生成变换后的电流向量i′的地址向量A′_i，由列置换矩阵Q和电压向量u的地址向量A_u相乘生成变换后的电压向量u′的地址向量A′_u，分别存储到FPGA开发板的存储器ROM_i和ROM_u中；

3)采用LU分解法对变换后的系数矩阵G′进行分解，生成前代求解过程系数矩阵L，回代求解过程系数矩阵U，采用压缩稀疏列格式、以列为单位将前代求解过程系数矩阵L和回代求解过程系数矩阵U中的非零元素分别压缩存储到FPGA开发板的存储器ROM_L和ROM_U中；

4)将LU分解法的前代求解过程和回代求解过程以系数矩阵的列为单位划分成N个子任务，通过对前代求解过程系数矩阵L和回代求解过程系数矩阵U的拓扑分析，分别生成对应前代求解过程和回代求解过程中每个子任务的启动时间T_Li和T_Ui，并对应存储到FPGA开发板的存储器ROM_Li和ROM_Ui中；

所述的在线求解过程包括如下步骤：

5)设置FPGA解算器的系数矩阵维数参数为N；

6)设置仿真时刻t＝0，启动仿真；

7)仿真时间向前推进一个步长，t＝t+Δt；

8)解算开始时，预存在存储器ROM_Li和ROM_Ui中的每个子任务的启动时间T_Li和T_Ui对各个处理单元的启动计时器start timer进行初始化，同时，输入到解算器的电流向量i根据预存在存储器ROM_i中的地址向量A′_i寻址排序，生成变换后的电流向量i′；

9)待初始化过程结束后，LU分解法的前代求解过程的启动信号control_y_ena[0]由低电位置为高电位，前代求解过程的各个处理单元的启动计时器starttimer开始减法计时；

10)当前代求解过程的任一计时器计数到1时，所述计时器对应子任务K的使能信号control_y_ena[K]由低电位置为高电位，对应子任务K的处理单元启动，求出对应子任务K的未知解y[K]，同时，预存在存储器ROM_L中的前代求解过程系数矩阵L的第K列非零元素L[K]及对应的行索引L_row[K]以流水线的形式输入到对应子任务K的处理单元中，与输入的变换后的电流向量i′完成浮点数乘法和浮点数减法操作后输出到FPGA解算器的寄存器i_temp[K]中，并通过i&Lmemory bus总线完成所述电流向量i′的更新；

11)待前代求解过程所有的子任务均处理完成后，生成前代求解过程的解向量y，同时，回代求解过程的启动信号control_u_ena[N]由低电位置为高电位，回代求解过程的各个处理单元的启动计时器start timer开始减法计时；

12)当回代求解过程的任一计时器计数到1时，所述计时器对应子任务K的使能信号control_u_ena[K]由低电位置为高电位，对应子任务K的处理单元启动，求出对应子任务K的未知解u[K]，同时，预存在存储器ROM_U中的回代求解过程系数矩阵U的第K列非零元素U[K]及对应的行索引U_row[K]以流水线的形式输入到对应子任务K的处理单元中，与前代求解过程的解向量y完成浮点数乘法和浮点数减法操作后输出到FPGA解算器的寄存器y_temp[K]中，并通过y&U memory bus总线完成前代求解过程的解向量y的更新；

13)待回代求解过程所有的子任务均处理完成后，生成回代求解过程的解向量u，并根据预存在存储器ROM_u中的地址向量A′_u寻址排序后生成变换后的电压向量u′，输出到FPGA实时仿真器其余模块，用于各节点电压和支路电流的更新；

14)判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束，否则返回步骤7)。