[发明专利]一种延时控制电路

说明书

本发明公开了一种延时控制电路，包括电源模块、时钟电路、驱动模块和定时逻辑模块；时钟电路用于产生1MHz的工作时钟；定时逻辑模块接受时钟电路的同步控制，同时接受外部触发信号和电源模块状态，以向驱动模块发送相应的控制信号；电源模块输出的电源电压经电荷泵升压后为储能电容F1或F2充电；将储能电容F1或F2电压升值到2倍输入电压VDDI时，电荷泵输出的点火输出电压控制点火通路out接通。本发明将电源模块、时钟电路和驱动模块三个模拟模块集成在同一芯片上，大大地缩小了体积和重量，同时提高了抗过载能力；实现了掉电起爆、超时起爆和超时后的自动放电控制功能，确保系统在多种环境条件下的特殊处理。

技术领域

本发明属于半导体集成电路中测试设计领域，尤其涉及一种延时控制电路。

背景技术

现有技术中的引信模块设计中，电源管理电路、定时、大电流驱动均为关键的模块，仍存在许多缺点。

电源管理电路是一个独立的电路，可以购买成品进行组装。但是，在一个非常狭小的应用环境空间中，这样的使用就受到限制。所以，将电源电路集成在单个芯片上是一个有效措施。将电源管理集成在一个单片上存在的问题是，电源管理电路是一个模拟电路，它不同于普通的数字电路的设计，第二是电源的输入电压范围较大，需要使用高压工艺与高压技术，第三是在较宽的输入电压范围内还要求低功耗，所以，电源电路的设计是设计问题之一。

在定时模块中的关键是时钟系统。频率稳定性较好的是晶振，但是晶体的抗过载能力较差，引信电路普遍采用的是有抗过载能力的片外振荡器。采用片外振荡器的一个问题是体积问题，这对应用有很大限制，在体积要求非常严格的用户应用中，片外振荡器的方案是不可取的。在硅芯片上实现硅时钟是可行的，但随之而来的是时钟电路的稳定性和准确性，由于半导体工艺的偏差在所难免，所以，片上时钟电路的设计是设计问题之一。

大电流驱动是一个独立的功率电路，由于受体积的限制，将外部的大功率驱动管集成在单片上是一个有效的办法，以进一步缩小模块的体积和重量，但大电流的流动在常规芯片上的设计就是一个难点，所以，大驱动管的设计是设计问题之一。

发明内容

本发明所要解决的技术问题是提供一种延时控制电路，缩小了电路的体积和重量，提高了抗过载能力；并且实现了掉电起爆、超时起爆和超时后的自动放电控制功能，确保系统在多种环境条件下的特殊处理。

为解决上述技术问题，本发明提供一种延时控制电路，其特征是，包括电源模块、时钟电路、驱动模块和定时逻辑模块；

时钟电路用于产生1MHz的工作时钟；

定时逻辑模块接受时钟电路的同步控制，同时接收外部触发信号和电源模块状态，以向驱动模块发送相应的控制信号；

电源模块输出的电源电压经电荷泵升压后为储能电容F1或F2充电；将储能电容F1或F2电压升值到2倍输入电压VDDI时，电荷泵输出的点火输出电压控制点火通路out接通。

当储能电容F1或F2提供的电压能够控制点火时使用储能电容F1或F2的电压控制，当储能电容F1或F2提供的电压不能满足点火要求时使用驱动模块输出的外部驱动点火电压VDD控制点火。

驱动模块包括两路驱动，第一驱动和第二驱动；

电源模块上电2s时，通过第一驱动解除保险，第一驱动输出有效低电平；

当第一驱动输出有效低电平后，如果触发定时逻辑模块的开始端START低电平有效，则通过第二驱动输出有效低电平控制点火；

当第一驱动输出有效低电平后，如果外部电源VDDE变低电平，则通过第二驱动输出有效低电平实现点火的断电自毁；

当定时逻辑模块的开始端START、外部电源VDDE都没有变化情况下，电源模块上电20s后，第二驱动输出有效低电平，实现超时自毁，电源模块自动卸放能量。