[发明专利]一种用于ESD防护的低触发电压MLSCR器件

说明书

技术领域

本发明属于电子技术领域，具体涉及静电释放(ESD：Electro-Static discharge)保护电路的设计，尤指一种横向可控硅整流器SCR(Silicon-Controlled-Rectifier，简称SCR)，具体为一种用于ESD防护的低触发电压MLSCR器件。

背景技术

静电放电(Electro-Static Discharge，简称ESD)是有限的电荷在两个不同电势的物体之间转移的事件。在人们日常生活中，ESD现象随处可见；例如，在10％的相对湿度下，人在地毯上行走可以产生高达35000伏的静电电压。对于集成电路来说，从生产到运输，系统集成以及用户使用，所有过程都有可能在集成电路的引脚上产生静电放电现象。ESD所产生的瞬间高压静电脉冲通过芯片管脚流经芯片内部，从而导致芯片内部线路损伤而无法正常工作；而有些芯片所受到的ESD损伤是潜伏的，通常无法在测试阶段发现，它带来的后果是最终产品交付到终端用户手中时，产品的使用寿命将会大大减少。在过去三十年的研究中发现，70％的芯片失效是由ESD事件引起的；据美国静电放电协会(Electrostatic Discharge Association,EDSA)报道，全球每年因ESD对电子设备和系统所造成的损失高达450亿美金；因此，集成电路中ESD防护的设计及应用极其重要。

对于片上(on-chip)ESD防护，要在一个特定半导体工艺上实现ESD器件的设计和优化，首先要确定该工艺的ESD设计窗口，ESD设计窗口就是ESD器件的安全工作区域。ESD设计窗口由两个边界确定，窗口的下限为1.1*V_DD(V_DD为芯片I/O端信号峰值或电源管脚的工作电压)，保护器件的箝位电压要高于此边界电压以避免闩锁效应的发生；设计窗口的上限为芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压之前触发，一般来讲这个边界电压值为0.9*BVox(BVox是栅氧化层的击穿电压)；设计窗口上下限的乘积因子1.1和0.9表示为避免噪声影响各留出10％的安全余量。如图1所示为一个SCR器件的ESD设计窗口，其中，Vt1和It1是SCR器件的触发电压和触发电流，Vh和Ih是SCR器件的维持电压和维持电流，Vt2和It2是SCR器件的二次击穿电压和二次击穿电流；从图1可以看出，SCR器件的触发电压、维持电压和二次击穿电压一定要在该ESD设计窗口范围之内，即1.1*V_DD～0.9*BVox之间，才能对内部电路起到有效的静电防护。

基于SCR的ESD保护结构因其具有极高的效率并可以提供很高的ESD保护水平已成为ESD保护方案中的重要选择，但过高的触发电压和较低的维持电压是制约其发展应用的重要因素。如图2所示为常用的MLSCR(Modified-Lateral-SCR)器件结构及等效电路，该MLS CR器件是由一个寄生的PNP晶体管Q1、一个寄生的NPN晶体管Q2和一个反向二极管D1构成；其中，p型重掺杂区122、n型阱区120、p型阱区140、p型重掺杂区142构成寄生P NP晶体管Q1；n型重掺杂区141、p型阱区140、n型阱区120、n型重掺杂区121构成寄生NPN晶体管Q2；n型重掺杂区121、n型阱区120、n型重掺杂区131、p型阱区140和p型重掺杂区142构成反向二极管D1，其p-n结为N+/P-well结；R_NW为n型阱区120电阻，R_PW为p型阱区140电阻；如图3所示为该MLSCR器件的一种版图实现结构，阴影区域代表由二氧化硅形成的浅沟槽隔离(Shallow Trench Isolation,简称STI)；整个MLSCR器件由n型深阱区150将其与p型衬底110隔绝开；所述n型重掺杂区121和p型重掺杂区122与PAD1相连，作为MLSCR器件的阳极；所述n型重掺杂区141和p型重掺杂区142与PAD2相连，作为MLSCR器件的阴极。