[发明专利]一种刻蚀方法

说明书

本申请实施例公开了一种刻蚀方法，其包括：提供待刻蚀衬底，所述待刻蚀衬底上形成有3D NAND存储器的沟道孔，所述沟道孔内形成有待刻蚀硅层；将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层；去除所述氧化硅层。通过本申请提供的刻蚀方法能够去除掉沟道孔内厚度不均匀的硅层部分，从而使得刻蚀后剩余的硅层为厚度均匀的硅层，因此，该方法解决了3D NAND存储器因沟道孔内的多晶硅厚度不均匀导致漏电流的问题，进而提高了3D NAND存储器的产品良率。

技术领域

本申请涉及3D NAND存储器制造技术领域，尤其涉及一种刻蚀方法。

背景技术

目前，在3D NAND存储器中，为了在沟道孔内得到较大晶格尺寸的多晶硅，通常的做法是在沟道孔内沉积一层较厚的无定型硅，然后采用退火工艺使无定型硅进行结晶，得到较大晶格尺寸的多晶硅。

此时得到的多晶硅的厚度较厚，需要减薄，因此，需要采用湿法刻蚀溶液例如SC1(氨水和双氧水的混合物)往回刻蚀掉一些多晶硅，以此控制多晶硅的厚度。

然而，3D NAND存储器的沟道孔为深度很深的孔，受薄膜淀积工艺限制，形成于沟道孔顶部的多晶硅厚度较为均匀，而形成于沟道孔底部的多晶硅厚度不均匀，图1A和图1B分别示出了沟道孔顶部和底部的多晶硅厚度的分布情况。其中，箭头线段的长度表示多晶硅厚度。

此外，在湿法刻蚀溶液在刻蚀多晶硅时，液体的循环不够充分，导致有浓度梯度，引起不同方向的蚀刻速率不一样。如此，采用湿法刻蚀溶液回蚀刻后，会导致保留在沟道孔内特别是其底部的多晶硅的厚度很不均匀，进而导致在厚度厚的多晶硅区域现成较大的漏电流。

发明内容

为了在沟道孔内形成厚度均匀的多晶硅，本申请提供了一种刻蚀方法。

为了解决上述技术问题，本申请采用了如下技术方案：

一种刻蚀方法，包括：

提供待刻蚀衬底，所述待刻蚀衬底上形成有3D NAND存储器的沟道孔，所述沟道孔内形成有待刻蚀硅层；

将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层；

去除所述氧化硅层。

可选地，所述去除所述氧化硅层，具体包括：

选用特定刻蚀溶液对待刻蚀衬底进行湿法刻蚀，去除所述氧化硅层，其中，所述特定刻蚀溶液对氧化硅的刻蚀速率大于对硅的刻蚀速率。

可选地，所述特定刻蚀溶液的氧化硅对硅的选择比不小于10:1。

可选地，所述特定刻蚀溶液为氢氟酸溶液。

可选地，所述氢氟酸溶液的浓度满足以下条件：

使氢氟酸溶液仅能够去除氧化形成的氧化硅层，但不能去除沟道周围的层叠结构中的氧化硅层。

可选地，所述去除氧化硅层，具体包括：

采用过刻蚀的方式去除氧化硅层。

可选地，所述将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：

通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层。

可选地，所述通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：

将所述待刻蚀衬底置于真空反应系统中；

向该真空反应系统中通入氧气和氢气，对所述待刻蚀硅层进行部分氧化，从而形成一定厚度的氧化硅层。

可选地，所述待刻蚀硅层为多晶硅层或无定型硅层。