[发明专利]一种改善接触孔插塞氧化物凹陷的工艺方法有效
申请号: | 201710733200.1 | 申请日: | 2017-08-24 |
公开(公告)号: | CN107731741B | 公开(公告)日: | 2019-01-29 |
发明(设计)人: | 何佳;刘藩东;张若芳;王鹏;吴林春;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L27/11568;H01L27/11578 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 董李欣 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 改善 接触 孔插塞 氧化物 凹陷 工艺 方法 | ||
1.一种改善接触孔插塞氧化物凹陷的工艺方法,包括以下步骤:
形成多层堆叠结构,首先,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻的层间介质层之间;然后,采用化学机械研磨工艺获得顶层层间介质层光滑平整的表面;
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀,采用常规的刻蚀工艺形成顶层选择栅切线(Top Select Gate Cut)的沟道;
对顶层选择栅切线(Top Select Gate Cut)沟道进行填充,具体为,采用原子层沉积工艺,在所述沟道中沉积填充顶层选择栅切线氧化物材料;
沉积插塞氧化物,具体为,采用等离子体增强化学气相沉积法,在顶层选择栅切线氧化物材料的表面沉积插塞氧化物;
在插塞氧化物表面形成氮化硅层;
为形成接触孔(Channel Hole)进行刻蚀,采用常规的刻蚀工艺形成接触孔(ChannelHole),所述接触孔通至所述衬底并形成一定深度的硅槽;
对所述硅槽进行预清洗处理,所述预清洗为等离子体干法刻蚀工艺;
在所述硅槽中进行硅的外延生长形成硅外延层(SEG)。
2.根据权利要求1所述的工艺方法,其特征在于:
所述层间介质层和牺牲介质层的材质分别为氧化物和氮化物。
3.根据权利要求2所述的工艺方法,其特征在于:
所述氧化物为正硅酸乙酯(TEOS),所述氮化物为氮化硅(SiN)。
4.根据权利要求1所述的工艺方法,其特征在于:
在形成多层堆叠结构步骤中,所述化学机械研磨工艺(CMP)为研磨速率较低的化学机械研磨(Buffer CMP)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710733200.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种新能源电池组连接板
- 下一篇:一种电动汽车的电池模组
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造