[发明专利]一种变禁带宽度的超结VDMOS器件

说明书

本发明提供一种变禁带宽度的超结VDMOS器件，包括金属化漏电极、第一导电类型半导体掺杂衬底、第一导电类型掺杂区、第二导电类型半导体掺杂柱区、多晶硅栅电极、栅介质层、金属化源电极；本发明在常规超结VDMOS器件的第二导电类型掺杂柱区侧面引入采用窄禁带半导体材料的窄禁带第一导电类型掺杂区，并在第一导电类型掺杂区和窄禁带第一导电类型掺杂区的正上方引入采用宽禁带半导体材料的宽禁带第一导电类型掺杂区，通过上述措施，能够有效改变超结VDMOS器件发生雪崩击穿时雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT的基区，从而避免寄生BJT的发射极正偏，造成BJT开启，从而提高了器件可靠性。

技术领域

发明属于半导体功率器件技术领域，涉及一种变禁带宽度的超结VDMOS器件。

背景技术

功率VDMOS因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换特别是在高频功率变换中起着重要作用。不断提高的系统性能要求功率VDMOS具有更低功率损耗的同时，在高电应力下也具有更高的可靠性。当系统回路中存在非箝位电感负载时，导通状态下存储在电感中的能量会在关断时全部由VDMOS释放，高电压和大电流将同时施加在功率VDMOS上，极易造成器件失效。因此，抗UIS(Unclamped InductiveSwitching，非箝位电感开关过程)失效能力通常被认为是反应功率VDMOS可靠性的重要指标。

研究发现，功率VDMOS中寄生BJT(Bipolar Junction Transistor，双极型晶体管)的激活是引起器件UIS失效的重要原因之一。寄生BJT的开启会不断放大器件内的雪崩击穿电流，进而使结温增加，最终导致器件热烧毁。因此，抑制寄生BJT的激活是提高功率VDMOS可靠性的重要措施。文献Kocon C,Zeng J and Stokes R.Implant Spacer Optimizationfor the Improvement of Power DMOSs'Unclamped Inductive Switching(UIS)and HighTemperature Breakdown,Proceedings of the 12th International Symposium onPower Semiconductor Devices&IC's,France May 22-25,2000p157等提出用高能量的硼注入或深扩散减小功率VDMOS的N+源区下的P-body区电阻，从而降低寄生BJT的基区电阻，抑制其开启。目前该方法已在工业界广泛采用。但是通过高能量的硼注入或深扩散减小功率VDMOS的N+源区下的P-body区电阻的方式来降低寄生BJT基区电阻的解决办法只能抑制寄生BJT的开启，并不能完全杜绝其开启，也就无法完全避免由于雪崩击穿所带来的器件失效问题；另外，也不能通过高能量的硼注入或深扩散减小功率VDMOS的N+源区下的P-body区电阻的方式来无限降低寄生BJT基区电阻，因为这样会加大VDMOS器件的阈值电压(沟道开启电压)。

具有超结结构的VDMOS器件是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡原理，通过在普通功率VDMOS的漂移区中引入彼此间隔的P柱和n柱的超结结构，大大改善了普通VDMOS的导通电阻与击穿电压之间的折中关系，因而在功率系统中获得了广泛的应用。

抗UIS失效能力同样是评价超结VDMOS器件可靠性的重要指标。提高超结器件的抗UIS失效能力，目前普遍采用的方法是像普通功率VDMOS一样，通过减小寄生BJT管的基区电阻来抑制其开启。同样，这样的解决办法依然无法完全杜绝寄生BJT管的开启，也就无法完全避免由于雪崩击穿所带来的器件失效问题；另外，也不能通过高能量的硼注入或深扩散减小功率VDMOS的N+源区下的P-body区电阻的方式来无限降低寄生BJT基区电阻，因为这样会加大VDMOS器件的阈值电压(沟道开启电压)。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种变禁带宽度的超结VDMOS器件。

为实现上述发明目的，本发明技术方案如下：