[发明专利]集成电路、包括集成电路的设备及集成电路芯片有效
申请号: | 201710702456.6 | 申请日: | 2012-11-20 |
公开(公告)号: | CN107359874B | 公开(公告)日: | 2021-01-01 |
发明(设计)人: | J·P·莱索 | 申请(专利权)人: | 思睿逻辑国际半导体有限公司 |
主分类号: | H03L7/099 | 分类号: | H03L7/099;H03L7/23 |
代理公司: | 北京北翔知识产权代理有限公司 11285 | 代理人: | 关丽丽;郑建晖 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 包括 设备 芯片 | ||
1.一种集成电路,所述集成电路包括:
时钟发生器,用于生成一连续输出时钟信号,所述时钟发生器包括:
第一时钟信号输入,用于接收第一输入时钟信号;以及
第二时钟信号输入,用于接收第二输入时钟信号;
至少一个数字音频接口,用于接收数字音频数据以及伴随的音频数据时钟;
数字-模拟转换器,用于基于所接收的数字音频数据来重构模拟音频数据;
其中所述音频数据时钟作为第一输入时钟信号而被提供给所述时钟发生器,而所述时钟发生器的输出时钟信号被用作所述数字-模拟转换器的时钟;以及
其中所接收的数字音频数据和伴随的音频数据时钟是由设备在突发模式下接收的,以及所述数字-模拟转换器被连续地供应以所述时钟发生器的输出时钟信号,并且所述时钟发生器的输出时钟信号是基于第一输入时钟信号和第二输入时钟信号的。
2.根据权利要求1所述的集成电路,包括第一数字音频接口和第二数字音频接口,第一数字音频接口用于接收第一数字音频数据流以及伴随的第一音频数据时钟,第二数字音频接口用于接收第二数字音频数据流以及伴随的第二音频数据时钟,其中与第一输入时钟信号相同,第一音频数据时钟或第二音频数据时钟能够被选择性地提供给所述时钟发生器。
3.根据权利要求2所述的集成电路,包括多路复用器,所述多路复用器被连接以接收第一音频数据时钟和第二音频数据时钟,其中所述多路复用器的输出被连接至时钟发生器,以提供第一输入时钟信号。
4.根据权利要求2所述的集成电路,其中第一数字音频接口和第二数字音频接口被连接至应用处理器和通信处理器。
5.根据权利要求2所述的集成电路,还包括第三数字音频接口,用于接收第三数字音频数据流。
6.根据权利要求1所述的集成电路,其中所接收的数字音频数据以及伴随的音频数据时钟是从USB源接收的。
7.根据权利要求1所述的集成电路,还包括存储电路系统,所述存储电路系统用于存储所接收的数字音频数据,并且将所接收的数字音频数据传送至数字-模拟转换器。
8.根据权利要求1所述的集成电路,还包括输出端子,所述输出端子将所重构的模拟音频数据提供作为所述集成电路的输出。
9.根据权利要求1所述的集成电路,其中所述时钟发生器还包括:
第一频率比较器,用于基于所述输出时钟信号的频率与所述第一输入时钟信号的频率的比值生成第一频率比较信号;
第一减法器,用于形成表示输入的理想频率比值和所述第一频率比较信号之间的差的第一误差信号;
第一数字滤波器,用于接收所述第一误差信号并且形成经滤波的第一误差信号;
第二频率比较器,用于基于所述输出时钟信号的频率与所述第二输入时钟信号的频率的比值生成第二频率比较信号;
第二减法器,用于形成表示在所述经滤波的第一误差信号和所述第二频率比较信号之间的差的第二误差信号;
第二数字滤波器,用于接收所述第二误差信号并且形成经滤波的第二误差信号;以及
数值控制振荡器,用于接收所述经滤波的第二误差信号并且生成所述输出时钟信号。
10.根据权利要求1所述的集成电路,其中所述集成电路包括音频和/或视频编解码器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司,未经思睿逻辑国际半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710702456.6/1.html,转载请声明来源钻瓜专利网。