[发明专利]集成电路芯片载板的测试方法

说明书

本发明涉及一种集成电路芯片载板的测试方法，用于对设于印刷电路板上的多个呈阵列排布的载板进行测试，包括：获取载板阵列中的最大重复区域；获取形成所述载板阵列的设备的固有误差参数；根据所述固有误差参数得到用于测试的重复单元；所述重复单元包括最少一行两列的两个载板；根据所述重复单元对所述载板中的最大重复区域进行划分，得到多个与所述重复单元相同大小的第一测试区域、或还得到剩余区域；采用适用于所述第一测试区域和剩余区域的测试治具进行测试。上述测试方法，将最大重复区域进行分步测试，而不是使用治具进行一次性测试，可以避免因为涨缩误差导致的对位不精确，测试失败的问题。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种集成电路芯片载板的测试方法。

背景技术

集成电路芯片的制作包括利用晶圆进行光刻得到具有电路功能的晶片，然后将晶片进行封装的过程。晶片的封装一方面可以对晶片进行保护，另一方面也可以晶片的信号端通过引出的方式与外部连接。

在对晶片封装的过程中，需要使用到集成电路芯片(IC)载板。载板中设置多层线路，用于连通引脚、布置保护电路、电源电路等等。通常地，在批量化生产过程中，相同晶片的载板1都是多个呈阵列方式排布在整块基板2上，如图1所示。

晶片(图1未标)各自与对应的载板1进行电性连接和固定，之后需要对整块电路板(PCB板)进行功能测试。传统的测试方法是使用PCB测试机对整块PCB板进行一次性测试，但随着制程越来越精细，所得到的晶片及载板的线路也越来越精细。当载板1出现涨缩时，由于对位精度不够，整块板会出现累积误差，传统的PCB测试机已经无法进行精确地定位并测试各个晶片功能。

发明内容

基于此，有必要提供一种可以进行精确定位和测试载板上各个晶片的方法。

一种集成电路芯片载板的测试方法，用于对设于印刷电路板上的多个呈阵列排布的载板进行测试，包括：

获取载板阵列中的最大重复区域；

获取形成所述载板阵列的设备的固有误差参数；

根据所述固有误差参数得到用于测试的重复单元；所述重复单元包括最少一行两列的两个载板；

根据所述重复单元对所述载板中的最大重复区域进行划分，得到多个与所述重复单元相同大小的第一测试区域、或还得到剩余区域；

采用适用于所述第一测试区域和剩余区域的测试治具进行测试。

在其中一个实施例中，所述固有误差参数为固有的涨缩参数。

在其中一个实施例中，当所述最大重复区域为规则阵列时，所述重复单元为一行两列载板的倍数；其中所述规则阵列包括偶数列载板。

在其中一个实施例中，所述最大重复区域中包含的载板数量为所述重复单元的整数倍；所述采用适用于所述第一测试区域的测试治具进行测试的步骤包括：

采用对应于所述重复单元的测试治具依次对所述第一测试区域进行测试。

在其中一个实施例中，当所述最大重复区域为不规则阵列时，所述重复单元包括最少两列载板；其中所述不规则阵列包括奇数列载板。

在其中一个实施例中，当所述最大重复区域为不规则阵列时，所述采用适用于所述第一测试区域和剩余区域的测试治具进行测试的步骤包括：

采用对应于所述重复单元的测试治具依次对所述第一测试区域进行测试；

对于位于与重复单元同行的第一剩余区域，采用对应于所述重复单元的测试治具进行测试；

对于除第一剩余区域以外的第二剩余区域，采用对应于第二剩余区域的测试治具进行测试。