[发明专利]沟槽型双层栅MOS成膜方法在审
| 申请号： | 201710695128.8 | 申请日： | 2017-08-15 |
| 公开（公告）号： | CN107527802A | 公开（公告）日： | 2017-12-29 |
| 发明（设计）人： | 陈晨 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 双层 mos 方法 | ||
1.一种沟槽型双层栅MOS成膜方法，其特征在于：包含：
第1步，在硅衬底上形成氧化膜层及硬掩膜层，图形化打开沟槽刻蚀窗口，刻蚀形成沟槽；沟槽倒角处理；
第2步，淀积衬垫氧化层，然后淀积多晶硅并回刻，然后涂覆光刻胶，图案化定义后再对多晶硅进行刻蚀形成多晶硅源极；
第3步，进行热氧化形成热氧化层，然后对热氧化层进行回刻；
第4步，淀积多晶硅并回刻形成多晶硅栅极；形成硅酸盐玻璃，淀积多晶硅并在光刻胶的定义下对多晶硅进行回刻形成静电释放结构；
进行体区及源区的注入，再次形成硅酸盐玻璃，淀积硼磷硅玻璃，对硅酸盐玻璃及硼磷硅玻璃进行回刻；接触孔光刻定义及刻蚀，淀积金属。
2.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第2步中，衬垫氧化层为ONO复合层，即包含氧化膜、氮化膜、氧化膜三层的三明治结构。
3.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第3步中，热氧化层回刻工艺采用湿法刻蚀。
4.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第4步中，再次形成的硅酸盐玻璃的厚度为1200～2000Å，硼磷硅玻璃的厚度为8000～10000Å。
5.如权利要求4所述的沟槽型双层栅MOS成膜方法，其特征在于：所述硼磷硅玻璃中，硼、磷的摩尔比例为（9.8±0.3）/（5.4±0.3）。
6.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第4步中，硅酸盐玻璃和硼磷硅玻璃形成层间介质，回刻工艺采用湿法刻蚀，最终刻蚀后层间介质厚度为5000～6000Å。
7.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第4步中，硼磷硅玻璃的形成是在950～1000℃氧气氛围下，时间30分钟。
8.如权利要求1所述的沟槽型双层栅MOS成膜方法，其特征在于：所述第4步中，接触孔刻蚀深度为0.3～0.4μm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710695128.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
