[发明专利]列译码器及应用其的存储器系统

说明书

一种列译码器及应用其的存储器系统。该译码器包括多条地址线、第一选择电路以及第二选择电路。第一选择电路耦接该些地址线并具有栓锁(latch)功能，用以致能并栓锁第一选择信号，以选择第一存储单元阵列中的第一字线。第二选择电路耦接该些地址线并不具有栓锁功能，用以致能第二选择信号以选择第二存储单元阵列中的第二字线。

技术领域

本发明大致是关于一种列译码器及应用其的存储器系统。

背景技术

存储器装置已广泛地应用在各式电子产品当中。典型存储器装置包括多条字线、位线和耦接此些字线和位线的存储单元。当一字线被选择，耦接被选择字线的存储单元将被存取。一般而言，字线的选择可通过列译码器译码地址信息来实现。

为了提升存储器效能，存储器装置可采用共享式列译码器(shared rowdecoder)。通过共享式列译码器，存储器装置中两个或以上的存储单元阵列可同时间进行独立操作，例如读取中读取(read while read)或读取中写入(read while write)操作。然而，传统的共享式列译码器需要大量的地址线来对各存储单元阵列进行独立操作，这将占用较大的电路面积以及地址走线(line routing)。

发明内容

本发明是有关于一种列译码器及应用其的存储器系统。列译码器可包括一或多个选择电路组(selection circuit pair)，以选择存储器装置中第一存储单元阵列和第二存储单元阵列中的字线。各个选择电路组包括第一选择电路和第二选择电路。第一选择电路可包括具有栓锁功能的第一字线驱动器。第二选择电路可包括不具有栓锁功能的第二字线驱动器。地址控制逻辑可将地址信号依序地提供至一组地址线上，以供同时间对第一和第二存储单元阵列进行独立操作，像是读取中读取或读取中写入操作。通过本发明所提出的列译码器，一个选择电路组中的第一选择电路和第二选择电路可共享同一组地址线，故可有效节省地址走线以及所需占用的电路面积。

根据一实施例，提出一种列译码器。该列译码器包括多条地址线、第一选择电路以及第二选择电路。第一选择电路耦接该些地址线并具有栓锁(latch)功能，用以致能并栓锁第一选择信号，以选择第一存储单元阵列中的第一字线。第二选择电路耦接该些地址线并不具有栓锁功能，用以致能第二选择信号以选择第二存储单元阵列中的第二字线。

根据另一实施例，提出一种存储器系统。该存储器系统包括第一存储单元阵列、第二存储单元阵列、地址转换逻辑以及列译码器。第一存储单元阵列包括第一字线。第二存储单元阵列包括第二字线。地址转换逻辑用以提供存取第一存储单元阵列及第二存储单元阵列的多个地址信号，该些地址信号包括第一地址信号以及第二地址信号。列译码器耦接第一存储单元阵列与第二存储单元阵列。列译码器包括多条地址线、第一选择电路以及第二选择电路。该些地址线耦接地址转换逻辑，用以依序地自地址转换逻辑接收该些地址信号。第一选择电路耦接该些地址线并具有栓锁(latch)功能，用以响应第一地址信号致能并栓锁第一选择信号，以选择第一字线。第二选择电路耦接该些地址线并不具有栓锁功能，用以响应第二地址信号致能第二选择信号以选择第二字线。

为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：

附图说明

图1绘示依据本发明一实施例的存储器系统的方块图。

图2绘示根据本发明一实施例的列译码器的方块图。

图3绘示依据本发明一实施例的列译码器的电路图。

图4绘示依据本发明一实施例的列译码器的相关信号波形图。

【符号说明】

10：存储器系统

102：存储单元阵列

104：第二存储单元阵列

106：地址转换逻辑