[发明专利]列译码器及应用其的存储器系统

权利要求书

1.一种列译码器，包括：

多条地址线；

一第一选择电路，耦接该些地址线并具有一栓锁功能，被配置为对所述地址线上的地址信号进行译码，用以致能并栓锁一第一选择信号，以选择一第一存储单元阵列中的一第一字线；以及

一第二选择电路，耦接该些地址线并不具有该栓锁功能，用以对所述地址线上的地址信号进行译码，致能一第二选择信号以选择一第二存储单元阵列中的一第二字线。

2.根据权利要求1所述的列译码器，其中，该第一选择电路包括：

一第一译码逻辑，耦接该些地址线，用以响应该些地址线上的一第一地址信号致能一第一驱动信号，并响应该些地址线上的一第二地址信号禁能该第一驱动信号；以及

一第一字线驱动器，耦接该第一译码逻辑，该第一字线驱动器包括：

一栓锁电路，受控于一栓锁控制信号，该栓锁电路用以在该栓锁控制信号为致能的期间内，于该第一驱动信号致能时，致能该第一选择信号，并在该栓锁控制信号为禁能的期间内，栓锁该第一选择信号。

3.根据权利要求2所述的列译码器，其中，该栓锁控制信号为致能的期间与该第一驱动信号为致能的期间重叠。

4.根据权利要求2所述的列译码器，其中在该栓锁控制信号为禁能的期间，提供于该些地址线上的该第一地址信号切换至该第二地址信号。

5.根据权利要求2所述的列译码器，其中，在该栓锁控制信号为致能的期间，该栓锁电路于该第一驱动信号为禁能时，禁能该第一选择信号。

6.根据权利要求1所述的列译码器，其中，该第二选择电路包括：

一第二译码逻辑，耦接该些地址线，用以响应该些地址线上的一第二地址信号致能一第二驱动信号，并响应该些地址线上的一第一地址信号禁能该第二驱动信号；以及

一第二字线驱动器，耦接该第二译码逻辑，用以在该第二驱动信号为致能时，致能该第二选择信号以选择该第二字线，并在该第二驱动信号为禁能时，禁能该第二选择信号以解除选择该第二字线。

7.根据权利要求6所述的列译码器，其中，该第一地址信号与该第二地址信号依序地提供于该些地址线。

8.根据权利要求1所述的列译码器，其中，该列译码器耦接于该第一存储单元阵列与该第二存储单元阵列之间。

9.一种存储器系统，包括：

一第一存储单元阵列，包括一第一字线；

一第二存储单元阵列，包括一第二字线；

一地址转换逻辑，用以提供存取该第一存储单元阵列及该第二存储单元阵列的多个地址信号，该些地址信号包括一第一地址信号以及一第二地址信号；

一列译码器，耦接该第一存储单元阵列与该第二存储单元阵列，该列译码器包括：

多条地址线，耦接该地址转换逻辑，用以依序地自该地址转换逻辑接收该些地址信号；

一第一选择电路，耦接该些地址线并具有一栓锁功能，被配置为对所述地址线上的地址信号进行译码，用以响应该第一地址信号致能并栓锁一第一选择信号，以选择该第一字线；以及

一第二选择电路，耦接该些地址线并不具有该栓锁功能，用以对所述地址线上的地址信号进行译码，响应该第二地址信号致能一第二选择信号以选择该第二字线。

10.根据权利要求9所述的存储器系统，其中，该第一选择电路包括：

一第一译码逻辑，耦接该些地址线，用以响应该第一地址信号致能一第一驱动信号，并响应该第二地址信号禁能该第一驱动信号；以及

一第一字线驱动器，耦接该第一译码逻辑，该第一字线驱动器包括：

一栓锁电路，受控于一栓锁控制信号，该栓锁电路用以在该栓锁控制信号为致能的期间内，于该第一驱动信号致能时，致能该第一选择信号，并在该栓锁控制信号为禁能的期间内，栓锁该第一选择信号。

11.根据权利要求10所述的存储器系统，其中，该栓锁控制信号为致能的期间与该第一驱动信号为致能的期间重叠。