[发明专利]非易失性存储器设备和包括其的存储设备

说明书

一种非易失性存储器设备，包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行：(1)预编程，即，顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压，以及(2)在完成所述预编程之后，主编程，即，顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。

对相关申请的交叉引用

本申请根据35U.S.C.§119要求于2016年8月10日向韩国知识产权局提交的韩国专利申请No.10-2016-0101997的优先权，谨此通过引用将其全部内容并入。

技术领域

本公开的实施例涉及半导体电路，并且更具体地，涉及非易失性存储器设备和包括该非易失性存储器设备的存储设备。

背景技术

存储设备指代在主机设备的控制下存储数据的设备，诸如计算机、智能电话和智能平板。存储设备包括在磁盘上存储数据的设备(诸如，硬盘驱动器(HDD))、或者在半导体存储器上存储数据的设备(特别地，非易失性存储器，诸如固态驱动器(SSD)或存储卡)。

非易失性存储器包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、快闪存储器设备、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)，等等。

随着半导体制造技术的发展，存储设备的集成度及其容量不断提高。存储设备的高度集成使得降低制造存储设备所需的成本成为可能。然而，存储设备的高度集成导致存储设备按比例缩减和结构改变，并且因此出现各种新的问题。由于这些问题导致存储设备中存储的数据损坏，因此可能降低了存储设备的可靠性。存在对能够提高存储设备可靠性的方法和设备的需求。

发明内容

本公开的实施例提供了一种具有提升的可靠性的非易失性存储器设备以及包括该非易失性存储器设备的存储设备。

根据本公开的一方面，非易失性存储器设备包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。存储器单元阵列包括多个存储器块(memory block)，每个存储器块包括多个单元串，每个单元串具有接地选择晶体管、多个存储器单元和串选择晶体管。行解码器电路通过接地选择线、字线和串选择线连接到每个存储器块的接地选择晶体管、存储器单元和串选择晶体管。页缓冲器电路通过多个位线连接到每个存储器块的单元串的串选择晶体管。控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行预编程并且在完成所述预编程之后执行主编程，所述预编程，即顺序地选择所述多个存储器块并且增大所选存储器块的所述串选择晶体管或所述接地选择晶体管的阈值电压，所述主编程，即顺序地选择所述多个存储器块、对所选存储器块的所述串选择晶体管或所述接地选择晶体管编程并且通过使用验证电压执行验证。

根据本公开的另一方面，存储设备包括非易失性存储器设备和控制所述非易失性存储器设备的控制器。所述非易失性存储器设备包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。存储器单元阵列包括多个存储器块(memory block)，每个存储器块包括多个单元串，每个单元串具有接地选择晶体管、多个存储器单元和串选择晶体管。行解码器电路通过接地选择线、字线和串选择线连接到每个存储器块的接地选择晶体管、存储器单元和串选择晶体管。页缓冲器电路通过多个位线连接到每个存储器块的单元串的串选择晶体管。控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行预编程并且在完成所述预编程之后执行主编程，所述预编程，即顺序地选择所述多个存储器块并且增大所选存储器块的所述串选择晶体管或所述接地选择晶体管的阈值电压，所述主编程，即顺序地选择所述多个存储器块、对所选存储器块的所述串选择晶体管或所述接地选择晶体管编程并且通过使用验证电压执行验证。