[发明专利]USB-C型负荷开关的ESD保护

说明书

在一个公共芯片上的MOSFET和静电放电(ESD)保护器件，包括一个带有源极、栅极和漏极的MOSFET，以及一个ESD保护器件，用于实现二极管功能，偏置后防止电流通过公共芯片从源极流至漏极。

技术领域

本发明主要涉及集成电路，更确切地说是USB-C型负荷开关的静电放电保 护。

背景技术

通用串行总线(USB)系统是一个热插拔系统，因此USB组件会受到静电 放电(ESD)的影响。目前最先进的USB集成电路(ICS)是在高集成CMOS 上制造的，使它们对ESD事件有关的高静电电压的损害非常敏感。然而，ESD 保护还没有USB规范的具体要求。

有些USB集线器芯片从内部受到500V至2kV范围的ESD保护。由于 IEC61000-4-2通常要求商用设备通过ESD抗扰度实验，对于空气放电的电压高 达15kV，对于接触放电电压高达8kV，因此这可以提供一种虚假的安全感。每 个测试级别需要在每个极性有十次脉冲。IEC规范允许所有的电缆在测试中连接 到设备上。因此，设备可以通过所连接的屏蔽USB电缆，通过特定的法规测试。 用于USB-C型负荷开关的IEC61000ESD保护可以提供额外的板级建造材料， 利用瞬态电压抑制器(TVS)二极管，增加了系统的总成本。

然而，根据定义，USB是一个热插拔总线。当插座打开时，它很容易受到 潜在的危害而受损。用户在插拔外围设备或只是接触周围开关时，就可能造成损 坏。不一定非要与端口物理接触。距离导电表面几厘米远就可以发生空气放电。 高静电电压或导电ESD电流，可能发生对USB接口IC的损坏。造成的损坏可 能是灾难性的或潜在的。潜在的损坏会在ESD事件发生很久之后才表现出来。 因此，虽然USB ESD保护尚未成为USB规格的一个具体要求，但ESD保护却 是必须的。

目前，可以利用瞬态电压抑制器(TVS)二极管，为USB-C型负荷开关的IEC61000ESD保护提供额外的板级材料构建。然而，提供这种板级保护会增加 系统的总成本。因此，要满足IEC6100-4-5的IEC额定要求的30V ESD保护， 要求在IC上有较大的硅面积，这会显著增加IC芯片尺寸和成本。因此，必须为 USB组件提供集成的低成本ESD保护。

正是在这样的背景下，提出了本发明的实施例。

发明内容

本发明公开了一种器件，包括：两个或多个MOSFET以及一个静电放电 (ESD)保护器件，形成在一个公共芯片上，其中两个或多个MOSFET中的每 一个MOSFET都具有源极、栅极和公共漏极，其中配置ESD保护器件，以实现 二极管功能，防止电流通过公共芯片从地电势流至公共漏极，其中公共芯片包 括：

一层第一导电类型的半导体材料；其中两个或多个MOSFET中的每个 MOSFET都包括一个第二导电类型的半导体材料的本体区，形成在第一导电类 型的半导体材料层的顶部内；一组两个或多个沟槽形成在第一导电类型的半导体 材料层内，组中的每个沟槽都含有一个栅极电极，通过沿沟槽侧壁和底部的栅极 绝缘材料电绝缘，这组沟槽包括至少一个第一沟槽和一个第二沟槽，其中本体区 在第一和第二沟槽之间，一个或多个第一导电类型的半导体材料的源极区形成在 本体区内，其中所述的两个或多个MOSFET包括第一和第二MSOFET，连接在 背对背结构中。

其中ESD保护器件包括一个第二导电类型的半导体材料区，其中第一导电 类型的半导体材料层和第二导电类型的半导体材料区之间的交界面起结型二极 管的作用。

其中第二导电类型的半导体材料区为第二导电类型的半导体衬底，其中第一 导电类型的半导体材料层为一个外延层，形成在第二导电类型的半导体衬底上。

其中ESD保护器件包括一个MOSFET结构，起二极管的作用。