[发明专利]同步零等待总线及其访问方法

说明书

技术领域

总的而言本发明总线，特别涉及一种同步零等待总线及其访问方法。

背景技术

总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。现有技术中，总线通常使用锁存器(Latch)来解决总线冲突问题，在AMAB(包含AHB，AXI3，AXI4等，AHB是share方式访问总线，同一时刻只能一个主控制器发起操作)中，主控制器到从控制器之间要通过多个时钟周期才能到达但锁存器的使用会使得总线面积变大，且总线延时变大(非零等待)。

发明内容

针对上述问题，本发明提出了一种同步零等待总线及其访问方法。

一种同步零等待总线，包括多个主控制器、多个从控制器、交叉矩阵以及仲裁器，主控制器，用于向仲裁器发送包含其所要访问的从控制器访问地址的访问请求；交叉矩阵，分别连接所述多个主控制器与多个从控制器；仲裁器，用于根据所述访问请求，通过所述交叉矩阵建立所述主控制器与其所要访问的从控制器的连接。

可选的，还包括存储器，用于存储多个主控制器的优先级。所述仲裁器，当同时收到多个主控制器对于同一地址的访问请求时，根据所述优先级进行仲裁，以使得具有较高优先级的主控器优先对所述从控制器进行访问。所述主控制器，用于在建立起所述主控制器与其所要访问的从控制器的连接后发出锁定信号，以锁定对该从控制器的访问。所述多个控制器分别通过AXI接口、I80接口和/或DMA接口与所述交叉矩阵相连。所述从控制器为RAM。

一种访问所述同步零等待总线的访问方法，包括以下步骤：S10：预存储各主控制器优先级；S20：接收访问地址请求；S30：判断其是否同时接收到对于同一地址的访问请求；S40：判定为否时，判断当前从控制器是否处于锁定状态；S50：判定为是时，根据所述优先级进行仲裁，以使得具有较高优先级的主控器优先对从控制器进行访问；S60：当前从控制器处于未锁定状态时，建立主控制器与从控制器之间的连接。

本发明的有益效果是：可以灵活设置主控制器的优先级；总线矩阵总是允许主控制器对应的从控制器可以同时被访问，是一个完全交叉的网络；这样一旦主控制器被允许访问从控制器，则主控制器可以直接实现对从控制器的读/写操作，而不必使用锁存器，实现零等待，减小了总线面积，提高了访问速度。

附图说明

图1为本发明总线的结构示意图；

图2是本发明访问方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。

本发明中，主控制器先送从控制器地址和请求信号给仲裁器，如果该主控制器所访问的从控制器地址准备好(处于可访问状态)，仲裁器输出允许信号到该主控制器，该主控制器就可以访问该从控制器，例如实现对从控制器的读/写操作，进一步的，在访问期间，如果主控制器的访问不想被打断，则主控制器输出锁定信号至仲裁器，进行锁定，操作完成后撤销锁定信号与请求信号。

本发明中，通过仲裁器可以灵活设置主控制器的优先级；总线矩阵总是允许主控制器对应的从控制器可以同时被访问，是一个完全交叉的网络；这样一旦主控制器被允许访问从控制器，则主控制器可以直接实现对从控制器的读/写操作，而不必使用锁存器，实现零等待。