[发明专利]一种基于FPGA板卡的运算优化的方法、装置及系统

说明书

技术领域

本发明涉及大数据处理领域，特别是涉及一种基于FPGA板卡的运算优化的方法、装置及系统。

背景技术

随着近年来科技的发展，人们的日常生活与网络的结合越来越密切。此时大数据处理技术也得到了空前的发展。

近年来，大数据处理技术在计算全内存化、处理是实例化、挖掘算法智能化等方面面临新的挑战，对大数据处理硬件平台也提出了更高的要求。

现有的技术中，通常仅仅是通过CPU在对大数据处理，但是在使用过程中，往往其计算时间较长，在数据处理时运行速度较慢。

发明内容

本发明的目的是提供一种基于FPGA板卡的运算优化的方法，可以有效增加运算速度；本发明的另一目的在于提供一种基于FPGA板卡的运算优化的装置及系统，可以有效减少数据处理的时间。

为解决上述技术问题，本发明提供一种基于FPGA板卡的运算优化的方法，所述方法包括：

接收由CPU发送的运算调用指令；

接收由所述CPU发送的数据，所述数据为对应于预先设置在FPGA板卡的核心运算的数据；

利用所述FPGA板卡中的芯片对所述数据进行运算，生成运算结果；

将所述运算结果发送至所述CPU。

可选的，所述接收由所述CPU发送的数据包括：

将所述CPU发送的所述数据存储在所述FPGA板卡的全局内存中；

将所述数据从所述全局内存中转移到所述FPGA板卡中的所述芯片的片上内存中；

所述利用所述FPGA板卡中的芯片对所述数据进行运算，生成运算结果包括：

利用所述芯片从所述片上内存中读取所述数据并进行运算，生成所述运算结果。

可选的，所述片上内存包括有多个片上内存。

可选的，在生成运算结果之后，所述方法进一步包括：

将所述运算结果存入所述全局内存；

所述将所述运算结果发送至所述CPU包括：

将所述运算结果通过所述全局内存发送至所述CPU。

本发明还提供了一种基于FPGA板卡的运算优化的装置，所述装置包括：

指令接收模块：用于接收由CPU发送的运算调用指令；

数据接收模块：用于接收由所述CPU发送的数据，所述数据为对应于预先设置在FPGA板卡的核心运算的数据；

运算模块：用于利用所述FPGA板卡中的芯片对所述数据进行运算，生成运算结果；

发送模块：用于将所述运算结果发送至所述CPU。

可选的，所述数据接收模块包括：

存储单元：用于将所述CPU发送的所述数据存储在所述FPGA板卡的全局内存中；

转移单元：用于将所述数据从所述全局内存中转移到所述FPGA板卡中的所述芯片的片上内存中；

所述运算模块具体用于：

利用所述芯片从所述片上内存中读取所述数据并进行运算，生成所述运算结果。

可选的，所述转移单元具体用于：

将所述数据从所述全局内存中转移到所述FPGA板卡中的所述芯片的多个所述片上内存中；

所述运算模块具体用于：

利用所述芯片从多个所述片上内存中读取所述数据并进行运算，生成所述运算结果。

可选的，所述装置进一步包括：

数据整合模块：用于将所述运算结果存入所述全局内存；

所述发送模块具体用于：

将所述运算结果通过所述全局内存发送至所述CPU。

本发明还提供了一种基于FPGA板卡的运算优化的系统，所述系统包括多个节点，所述节点包括CPU和FPGA板卡，所述FPGA板卡包括如权利要求5至8任一项权利要求所述的装置。

可选的，所述CPU与所述FPGA板卡之间通过PIC-E接口进行连接。

本发明所提供的一种基于FPGA板卡的运算优化的方法，可以将部分由CPU执行的运算转移到FPGA板卡中，由于FPGA板卡是用硬件描述语言所完成的电路设计，可以实现并行操作。将部分由CPU执行的运算转移到FPGA板卡中之后，通过FPGA板卡可以同时的进行一些重复量大，非常耗时的计算，从而有效的增加整个系统的运算速度。