[发明专利]包括初级和二级电晶体的存储单元

说明书

在此公开半导体存储单元、阵列和操作方法。在一个实例中，一个存储单元包括一个双稳的浮体电晶体和一个记忆体件；其特征在于，上述双稳浮体电晶体和一个记忆体件为串联电连接。

本发明的领域

本发明是一种半导体记忆体技术，具体而言，本发明是一种半导体记忆体件，其中包括一个电浮体电晶体和一个存取电晶体。

本发明的背景

半导体记忆体器件被广泛用于存储数据。根据其特性，可将记忆体件分成两种一般类型，这两种类型分别为易失性记忆体和非易失性记忆体。易失性记忆体器，例如：静态随机存取记忆体(SRAM)和动态随机存取记忆体(DRAM)，在无电源持续供应的情况下会丢失数据。

基于电浮体效应的DRAM已被提出(实例请参阅2002年2月，编号2第23卷的IEEE电子器件快报第85-87页，S.Okhonin等人的“少电容的1T-DRAM单元”，和2002年2月，2002IEEE国际固态电路会议，技术文摘第152-153页，T.Ohsawa等人的“在SOI上使用一个电晶体增益单元的记忆体设计”)。此类记忆体消除了用于传统1T/1C记忆体单元的的电容，因此更易于缩小到更小的特征尺寸。另外，相较于传统的1T/1C记忆体单元，此类记忆体可实现更小的单元尺寸。

Widjaja和Or-Bach描述了一个双稳态的SRAM单元，其中包括一个浮体电晶体，该电晶体上每一个记忆体单元均有超过一个以上的稳定状态(例如，正如Widjaja等人在美国专利申请公开号2010/00246284中标题为“具有浮体电晶体的半导体记忆体及其操作方法”，和美国专利申请公开号2010/0034041中标题为“带有浮体电晶体使用可控矽整流器原理的半导体记忆体件之操作方法”中所描述内容一样，因此对其参考并以其整体性在此并入)。此双向稳定性的实现是源于所施加的反向偏压，该偏压导致碰撞电离并产生孔洞以补偿电荷的充电泄露和重新组合。

在一个由存储单元行和列组成的记忆体阵列中，在存储单元上的操作可能会触发在其周围的存储单元，此种情况通常被称为干扰。对于记忆体单元，常常需要提高抗干扰的能力。例如，“SOT上的无电容器双电晶体随机存取记忆体(TTRAM)”(F.Morishita等人于2005年发表于定制积体电路会议，第435-438页)，“系统级电源管理统一记忆体之配置增强型TTRAM宏(macro)”(F.Morishita等人发表于2007年编号4第42卷IEEE杂志上的固态电路，第853-861页)，“带验证控制SOI平台记忆体IP的可扩展的高密度双电晶体RAM(TTRAM)”(2007年K.Arimoto等人发表于编号4第42卷IEEE杂志之固态电路，第2611-2619)，以及“在SOI上带验证控制SoC平台记忆体之可扩展ET2RAM(SETRAM)”(2006年K.Arimoto等人发表于客制积体电路会议，第429-432页)。这些描述内容，对其参考并以其整体性在此并入，由此可能会提高记忆体单元的抗干扰能力。

本项发明的概要

本发明因应提高抗干扰的持续需求，通过在记忆体单元操作中纳入一个存取电晶体提供对抗干扰能力的改善，从而提高抗干扰能力。

本发明特征之一，一个半导体存储单元包括：一个双稳浮体电晶体；一个存取器件；其中，上述之双稳浮体电晶体和存取器件为串联电连接。

在至少一个实施例中，存取器件包含有一个金属-氧化物-半导体电晶体。

在至少一个实施例中，存取器件包含有一个双极型电晶体。

在至少一个实施例中，存取电晶体与双稳态浮体电晶体的导电类型相同。

在至少一个实施例中，存取电晶体具有与双稳态浮体电晶体之一个导电类型相异。

在至少一个实施例中，双稳态浮体电晶体包括一个埋阱区域。

在至少一个实施例中，双稳态浮体电晶体包括一个多端口浮体电晶体，并且存取器件包括多个存取电晶体。