[发明专利]包括初级和二级电晶体的存储单元有效
申请号: | 201710551426.X | 申请日: | 2013-02-15 |
公开(公告)号: | CN107331416B | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | 尤尼亚托·维查亚;韩京宇;本杰明·S·路易 | 申请(专利权)人: | 芝诺半导体有限公司 |
主分类号: | G11C11/404 | 分类号: | G11C11/404;G11C11/409;G11C11/417;H01L27/11524;H01L27/11529 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 何冲;黄隶凡 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包括 初级 二级 电晶体 存储 单元 | ||
1.操作半导体存储单元的方法,所述半导体存储单元具有双稳浮体电晶体和存取电晶体,所述双稳浮体电晶体包括被配置为当所述半导体存储单元处于第一状态和第二状态中的一个状态时产生碰撞电离的回馈偏压区,其中,所述回馈偏压区还被配置为当所述半导体存储单元处于所述第一状态和所述第二状态中的另一个状态时不产生碰撞电离,上述方法包括:
施加电压到所述存取电晶体以打开所述存取电晶体;和
通过启动所述存取电晶体辅助选取所述半导体存储单元的操作。
2.根据权利要求1所述的方法,其特征在于,上述操作是读操作,该读操作包括监测流经所述半导体存储单元的电流以感测所述双稳浮体电晶体的状态,其中,施加于所述存取电晶体的电压是施加于所述存取电晶体的位线终端,并且被传递到所述双稳浮体电晶体的漏区。
3.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-1的操作,其中,施加于所述存取电晶体的电压是施加于所述存取电晶体的位线终端的正偏压,并且所述存取电晶体传递上述正偏压到所述双稳浮体电晶体的漏区。
4.根据权利要求3所述的方法,其特征在于,还包括:通过碰撞电离机制进一步偏置所述双稳浮体电晶体以最大化孔穴的产生。
5.根据权利要求3所述的方法,其特征在于,施加于所述存取电晶体的电压被偏置以使得所述存取电晶体的源极区悬空,上述方法进一步包括通过电容耦合以提高所述双稳浮体电晶体的浮体的电势。
6.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑0的操作,其中,施加于所述存取电晶体的电压是负偏压,并且所述存取电晶体传送上述负偏压到所述双稳浮体电晶体的漏区。
7.根据权利要求1所述的方法,其特征在于,上述操作是低电平有效的读操作。
8.根据权利要求1所述的方法,其特征在于,上述操作是低电平有效的写逻辑-1的操作。
9.根据权利要求1所述的方法,其特征在于,上述操作是读操作,该读操作包括监测流经所述半导体存储单元的电流以感测所述双稳浮体电晶体的状态;并且,所施加用于打开所述存取电晶体的电压是零电压。
10.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-1的操作,其中,施加于所述存取电晶体的电压包括施加零电压到所述存取电晶体的字线终端,并且所述写逻辑-1操作通过带到带隧穿机制而执行。
11.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-1的操作,其中,施加于所述存取电晶体的电压包括施加零电压到所述存取电晶体的字线终端,并且所述写逻辑-1操作通过碰撞电离机制而执行。
12.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-1的操作,其中,施加于所述存取电晶体的电压是正电压,该正电压被偏置以引起存取电晶体的源极区悬空,上述方法进一步包括通过电容耦合提高所述双稳浮体电晶体的浮体的电势。
13.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-0的操作,其中,施加于存取所述电晶体的电压是正偏压,该正偏压被施加于所述存取电晶体的字线终端。
14.根据权利要求1所述的方法,其特征在于,上述操作是写逻辑-0的操作,其中,施加于所述存取电晶体的字线终端的电压是负偏压,该负偏压比施加于所述双稳浮体电晶体的漏区的负偏压更小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芝诺半导体有限公司,未经芝诺半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710551426.X/1.html,转载请声明来源钻瓜专利网。