[发明专利]非易失性存储器测试

说明书

提供了包括在由处理器(11)测试其他系统部件的至少一部分期间同时测试非易失性存储器的设备、系统和方法。

技术领域

本申请涉及与非易失性存储器的测试有关的设备、方法和系统。

背景技术

片上系统(SoC)在单个芯片上提供各种功能。这种片上系统的典型部件可以包括处理器、振荡器、输出驱动器和/或模拟或者数字输入。此外，片上系统通常包括嵌入式非易失性存储器，例如闪存。这种非易失性存储器例如用于存储用于片上系统的处理器的程序部分或者数据。非易失性存储器还允许通过更新非易失性存储器、永久数据和应用代码的存储来使用设备特征配置。典型的非易失性存储器包括闪存、EPROM(电可编程只读存储器)或者EEPROM(电可擦除可编程只读存储器)，但不限于此。

片上系统上提供的这种非易失性存储器的尺寸随时间一直在增加。例如，在诸如AUTOSAR(汽车开放系统架构)的汽车行业中，诸如安全特征和软件框架的新特征需要增加用于数据和软件代码的存储空间。

通常在生产测试期间测试片上系统。与诸如随机访问存储器(RAM)、只读存储器(ROM)或者动态随机访问存储器(DRAM)的其它存储器类型相比，诸如闪存的非易失性存储器具有相对较慢的访问时间，特别是较慢的写访问。因此，闪存测试需要相当长的时间。例如，对于具有128kB闪存的嵌入式功率集成电路SoC，后端测试流程中用于闪存的测试时间可能高达总测试时间的约30％。增加的测试时间导致增加的生产成本。

因此，目的是提供能够减少总测试时间的设备和方法。

发明内容

根据一个实施例，提供了一种设备，包括：

处理器，

非易失性存储器，

测试控制器，以及

至少一个其他电路部件，

其中，在测试模式中，处理器配置为测试所述至少一个其他电路部件，并且其中测试控制器配置为与至少一个其他电路部件的测试的至少一部分同时测试非易失性存储器。

根据另一实施例，提供了一种片上系统，包括：

微控制器，

闪存，

其他电路，以及

内建自测试控制器，

其中内建自测试控制器配置为与微控制器测试至少一些其他电路至少部分同时地测试闪存。

根据另一实施例，提供了一种方法，包括：

使用处理器测试系统部件，以及

在系统部件的测试的一部分期间同时测试非易失性存储器。

以上概述仅旨在给出一些实施例的某些特征的简要概述，而不应被解释为限制性的。特别地，其他实施例可以具有除上述讨论的实施例的其它特征。

附图说明

图1是根据一个实施例的设备的框图。

图2是图示了根据一个实施例的方法的流程图。

图3是根据一个实施例的设备的详细框图。

图4是根据另一实施例的设备的详细框图。

图5是图示了根据一个实施例的设备的示图。

图6A是出于比较目给出的图示了用于图5的设备的常规测试方法的流程图，并且图6B是图示了根据一个实施例的方法的流程图。

图7是图示了根据一些实施例的可用于测试非易失性存储器的命令的表。