[发明专利]筛除闪存单元中早期失效的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种筛除闪存单元中早期失效的方法。

背景技术

闪存的标准物理结构称为闪存单元(bit)。闪存单元的结构与常规MOS晶体管不同：常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层；而闪存在控制栅(CG：control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还具有浮栅(FG：floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读写、编程、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。相邻的闪存单元之间由隔离结构隔开。

闪存器件(flash memory)以其低成本、低功耗等性能优势，已经在非易失存储器领域占据主导地位。随着存储器件的闪存单元不断地朝着高集成度和大容量化的方向发展，制造工艺越来越繁琐，在制造过程中出现缺陷的可能性也随之提升。

可靠性(reliability)的定义是：产品在规定条件下和规定时间内完成相关规定作用的能力。在对于闪存进行测试时，通常施加高压来筛选出早期失效以保证闪存的可靠性。在对闪存的IP地址进行操作(如擦除/编程/读取)时，闪存中电压差最大的位置很容易因为早期失效的存在而受到损害。

因此，有必要提出一种新方法来筛除闪存单元中的早期失效，避免闪存的耐久性能受到损失。

发明内容

本发明的目的在于提供一种筛除闪存单元中早期失效的方法，以解决现有在筛除早期失效的过程中，施加的高压容易损伤闪存中的氧化物、影响闪存耐久性能的问题。

为解决上述技术问题，本发明提供一种筛除闪存单元中早期失效的方法，在进行筛除闪存单元中早期失效的过程中，将隧穿氧化层处的电压差控制在4V～10V，将氧化层处的电压差控制在4V～8V。

可选的，在筛除闪存单元中早期失效的方法中，在进行筛除闪存单元中早期失效的过程中，在所述闪存单元中的字线处施加第一电压，同时，在所述闪存单元中的控制栅处施加第二电压；所述字线处施加的第一电压和所述控制栅处施加的第二电压之间电压差的范围为15V～20V。

可选的，在筛除闪存单元中早期失效的方法中，所述字线处施加的第一电压是正电压。

可选的，在筛除闪存单元中早期失效的方法中，所述字线处施加的第一电压范围为4V～8V。

可选的，在筛除闪存单元中早期失效的方法中，所述字线处施加的第一电压为8V。

可选的，在筛除闪存单元中早期失效的方法中，所述控制栅处施加的第二电压是负电压。

可选的，在筛除闪存单元中早期失效的方法中，所述控制栅处施加的第二电压范围为-9V～-7V。

可选的，在筛除闪存单元中早期失效的方法中，所述控制栅处施加的第二电压为-9V。

可选的，在筛除闪存单元中早期失效的方法中，所述字线处施加的第一电压和所述控制栅处施加的第二电压时间范围均为7秒～9秒。

可选的，在筛除闪存单元中早期失效的方法中，所述字线处施加的第一电压和所述控制栅处施加的第二电压时间均为8秒。

可选的，在筛除闪存单元中早期失效的方法中，所述闪存单元包括衬底以及形成在所述衬底表面上的字线和控制栅。

可选的，在筛除闪存单元中早期失效的方法中，所述隧穿氧化层位于字线和控制栅之间。

可选的，在筛除闪存单元中早期失效的方法中，所述氧化层位于字线和衬底之间。

对于90nm闪存单元，在进行擦除操作中，最大电压偏差的位置在字线和控制栅之间。在进行晶圆测试时，通过擦除功能，将字线位置电压设为9V，控制栅位置设为-8V，并且以8秒的应力时间来筛除潜在的早期失效。然而该测试条件同时也产生了副作用：此时隧穿氧化层处的电压差大于10V，氧化层处的电压差为9V，电压差过高轻微地损伤了氧化物，影响了闪存的耐久性能。

在本发明提供的筛除闪存单元中早期失效的方法中，将所述闪存单元中隧穿氧化层处的电压差控制在4V～10V，并且将氧化层处的电压差控制在4V～8V。这样能够使所述闪存单元中隧穿氧化层处的电压差和氧化层处的电压差比现有的电压差低，避免了所述闪存单元中的氧化物被高压损坏，使所述闪存保持耐久性能。

附图说明

图1是本发明实施例中闪存单元的结构示意图；

图中所示：1-隧穿氧化层；2-氧化层；3-字线；4-控制栅；41-浮栅；5-衬底；6-位线。

具体实施方式