[发明专利]半导体器件的缺陷结构定位方法

说明书

本发明涉及一种半导体器件的缺陷结构定位方法。定位方法包括：对待测半导体器件进行电学测试，获取第一电性曲线；根据所述第一电性曲线获取缺陷结构所在的异常层；去除位于所述异常层上的部分叠层结构；其中，所述部分叠层结构与所述异常层之间保留预设层数的中间层；采用亮点定位获取所述缺陷结构所在的目标位置区域；对所述缺陷结构进行剖面分析。上述定位方法通过去除位于所述异常层上的部分叠层结构，就可以避免或减轻位于所述异常层上的部分叠层结构(上层结构)对后续的亮点定位分析造成的影响，进而提高缺陷结构定位的精确度，提高分析成功率。

技术领域

本发明涉及半导体技术领域，特别是涉及半导体器件的缺陷结构定位方法。

背景技术

晶片允收测试(Wafer Acceptance Test，WAT)的失效分析的一般方法是根据测试条件通过电性量测设备直接在最外金属层量测电性曲线，确定失效后通过缺陷结构定位设备定位出异常区域，然后通过反应离子刻蚀(Reactive Ion Etcher，RIE)和化学腐蚀方法，层层平面剥离至异常层次，观察异常缺陷结构表面形貌或者使用聚焦离子束(Focus IonBeam，FIB)直接针对亮点位置做剖面观察。

该方法在分析特征尺寸较大、金属布线较少的WAT样品(小于三层)时，能够对异常缺陷结构准确定位及发现失效原因。但在分析金属布线较多或上层有假金属层而真正的缺陷结构位于下层结构的样品时，会发生缺陷结构定位失败或偏离。

发明内容

基于此，有必要针对缺陷结构定位不准确问题，提供一种能够准确定位缺陷结构位置的。

一种半导体器件的缺陷结构定位方法，包括：

对待测半导体器件进行电学测试，获取第一电性曲线；

根据所述第一电性曲线获取缺陷结构所在的异常层；

去除位于所述异常层上的部分叠层结构；其中，所述部分叠层结构与所述异常层之间保留预设层数的中间层；

采用亮点定位获取所述缺陷结构所在的目标位置区域；

对所述缺陷结构进行剖面分析。

上述半导体器件的缺陷结构定位方法在不增加成本的情况下，去除位于所述异常层上的部分叠层结构；其中，所述部分叠层结构与所述异常层之间保留预设层数的中间层，就可以避免或减轻位于所述异常层上的部分叠层结构(上层结构)对后续的亮点定位分析造成的影响，进而提高缺陷结构定位的精确度，提高分析成功率。

在其中一个实施例中，所述采用亮点定位获取所述缺陷结构所在的目标位置区域之前，还包括：

对所述中间层进行电学测试，获取第二电性曲线；

判断所述第二电性曲线是否与所述第一电性曲线一致；

若所述第二电性曲线与所述第一电性曲线一致，则进行亮点定位并判断所述亮点是否集中，若不集中则去除位于所述异常层上的部分所述中间层。

在其中一个实施例中，所述去除位于所述异常层上的部分中间层之后，还包括：

对保留的所述中间层进行电学测试，获取第三电性曲线；

判断所述第三电性曲线是否与所述第一电性曲线一致，若一致，则进行所述采用亮点定位获取所述缺陷结构所在的目标位置区域的步骤。

在其中一个实施例中，所述去除位于所述异常层上的部分叠层结构，包括：

采用等离子刻蚀去除所述叠层结构中最外层的钝化层；

采用手动平面抛光的方式逐层剥离所述叠层结构中且位于所述钝化层下方的多层交错叠加的介质层和金属层。