[发明专利]一种IO电路及存储器

说明书

本发明提供一种IO电路及存储器，包括：电平转换模块，当开关控制信号为预设电平时控制电路停止工作，当开关控制信号不为预设电平时输出数据信号的反相信号；第一电源转换模块，分别与电平转换模块的第一输出端和第一电源相连，将数据信号的反相信号的电压摆幅转换为第一电源的电压，以及对转换后的信号进行反相处理；第一开关模块，分别与第一电源转换模块、电路的电源和IO端口相连，当反相处理后的信号为高电平时导通，IO端口与电路的电源相连；第二开关模块，分别与电平转换模块的第二输出端、IO端口和地相连，当数据信号的反相信号为高电平时导通，IO端口接地。本发明充电和放电迅速，充电能力恒定，抗干扰能力强，直通概率低。

技术领域

本发明涉及存储技术领域，特别是涉及一种IO电路和一种存储器。

背景技术

在FLASH(闪存)中，读写操作是最基本的操作。当FLASH向片外输出数据b’时，需要应用IO电路来产生“0”、“1”信号。图1是现有的IO电路的结构示意图。

图1中的IO电路存在以下缺陷：当IO端口PAD’从0到VDD’充电时，IO端口PAD’看到的阻抗是PMOS管P1’和NMOS管N1’的漏端阻抗，该阻抗随不同电源电压VDD’而不同。因此，在不同的电源电压下，IO电路的充电能力不同。另外，若数据b’的电平停在PMOS管P1’和NMOS管N1’的翻转点电平附近，则PMOS管P1’和NMOS管N1’都会导通，存在电源到地的直流通路，造成严重的功耗浪费。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种IO电路和一种存储器，以解决现有的IO电路存在直流通路，且充电能力随电源电压大小变化的问题。

为了解决上述问题，本发明实施例公开了一种IO电路，包括：电平转换模块，所述电平转换模块分别接收数据信号和开关控制信号，当所述开关控制信号为预设电平时，所述电平转换模块控制所述IO电路停止工作，当所述开关控制信号不为预设电平时，所述电平转换模块输出所述数据信号的反相信号；第一电源转换模块，所述第一电源转换模块分别与所述电平转换模块的第一输出端和第一电源相连，所述第一电源转换模块将所述数据信号的反相信号的电压摆幅转换为所述第一电源的电压，以及对转换电压摆幅后的信号进行反相处理，并输出反相处理后的信号；第一开关模块，所述第一开关模块分别与所述第一电源转换模块、所述IO电路的电源和IO端口相连，当所述反相处理后的信号为高电平时，所述第一开关模块导通，所述IO端口与所述IO电路的电源相连；所述IO电路的电源电压与预设电压之和小于所述第一电源的电压；第二开关模块，所述第二开关模块分别与所述电平转换模块的第二输出端、所述IO端口和地相连，当所述数据信号的反相信号为高电平时，所述第二开关模块导通，所述IO端口接地。

可选地，所述电平转换模块包括：第一PMOS管，所述第一PMOS管的栅端接收所述数据信号，所述第一PMOS管的源端与所述IO电路的电源相连；第二PMOS管，所述第二PMOS管的栅端接收所述开关控制信号，所述第二PMOS管的源端与所述IO电路的电源相连，所述第二PMOS管的漏端与所述第一PMOS管的漏端相连，所述第二PMOS管的漏端作为所述电平转换模块的第一输出端；第一开关单元，所述第一开关单元的控制端接收所述开关控制信号的反相信号，所述第一开关单元的第一端与所述第一PMOS管的漏端相连，当所述开关控制信号为所述预设电平时，所述第一开关单元断开，当所述开关控制信号不为所述预设电平时，所述第一开关单元导通；第一NMOS管，所述第一NMOS管的栅端接收所述数据信号，所述第一NMOS管的漏端与所述第一开关单元的第二端相连，所述第一NMOS管的源端接地；第二NMOS管，所述第二NMOS管的栅端接收所述开关控制信号的反相信号，所述第二NMOS管的漏端与所述第一NMOS管的漏端相连，所述第二NMOS管的源端接地，所述第二NMOS管的漏端作为所述电平转换模块的第二输出端。

可选地，所述第一开关模块包括：第三NMOS管，所述第三NMOS管的栅端与所述第一电源转换模块相连，所述第三NMOS管的漏端与所述IO电路的电源相连，所述第三NMOS管的源端与所述IO端口相连。