[发明专利]一种Soc芯片的调试方法及系统

说明书

技术领域

本申请涉及半导体技术领域，尤其涉及一种Soc芯片的调试方法及系统。

背景技术

随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP(Interrupt Priority，中断优先寄存器)的集成，即Soc(System on Chip，片上系统)设计技术。Soc可以有效地降低电子信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。

目前，Soc芯片的调试手段主要有三大类：1)通过JTAG(Joint Test Action Group，联合测试行为组织)接口在CPU(Central Processing Unit，中央处理器)调试模式下读取相应逻辑模块的寄存器，获取可能的有效信息来帮助分析和推断问题，因为通常在设计时工程师都会将关键的状态机以及关键信号引入到寄存器中；2)通过芯片的IO(Input Output，输入输出)接口将内部关键控制信号和数据信号引入到芯片外部，通过逻辑分析仪或者示波器进行动态的问题分析和定位；3)通过Firmware(固件)日志的方式记录整个业务的操作流程和软硬件的交互。

然而，在上述第一种调试方法中，JTAG接口在CPU调试模式下读取相应的逻辑寄存器的方式只能获取静态的状态值，也就是只能得到出现问题后芯片内部的逻辑状态，而不能获知发生问题的过程，这样面对大部分比较复杂的系统和问题时，很难在短时间内找到问题的根源。在第二种调试方法中，采用IO接口在片外观测片内信号的方式虽然能够观察到动态的过程，但由于芯片的管脚有限，很难将关联的信号较全面的输出到芯片外部，即使IO数目够多，但是诸如逻辑分析仪和示波器的测量管脚也是有限的，因此这种方式只能很片面地完成片内逻辑交互过程的分析，分析得不够全面。在第三种调试方法中，通过Firmware日志的方式只能宏观的查看系统流程，软硬件在时间上的交互过程，而不能够精细到逻辑内部的操作，也无法获知逻辑内部的行为。

发明内容

本申请提供了一种Soc芯片的调试方法及系统，以解决现有调试方法中使用JTAG接口不能获知芯片出现问题的过程、使用IO接口对芯片内逻辑交互的分析不全面和使用Firmware日志的方式不能够精细到逻辑内部的操作的问题。

一方面，本申请提供了一种Soc芯片的调试方法，所述方法包括：

获取并分析调试信息,输出有效调试信息；

标记所述有效调试信息；

存储标记后的所述有效调试信息；

判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；

封装所述符合仲裁原则的有效调试信息；

分配封装后的所述有效调试信息；

输送分配后的所述有效调试信息。

可选的，所述判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息，包括：

判断所述标记后的有效调试信息是否存在，如果所述标记后的有效调试信息存在，则输出符合仲裁原则的所述有效调试信息。

可选的，所述标记所述有效调试信息包括：标记所述有效调试信息发生的时间和来源。

可选的，所述仲裁原则包括：判断所述有效调试信息的数据长度，当所述有效调试信息的数据长度不等于预设的数据长度时，输出所述有效调试信息。

可选的，所述封装所述符合仲裁原则的有效调试信息包括：根据预设的帧格式，统一封装所述符合仲裁原则的有效调试信息。

另一方面，本申请提供了一种Soc芯片的调试系统，所述系统包括：

高速硬件日志模块，所述HHSL模块包括：

事件分析器模块，用于获取并分析调试信息,输出有效调试信息；

时间戳模块，用于标记所述有效调试信息；

先进先出存储器，用于存储标记后的所述有效调试信息；

仲裁器模块，用于判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；

消息制作器模块，用于封装所述符合仲裁原则的有效调试信息；

选择器模块，用于分配封装后的所述有效调试信息；

IO接口，用于输送分配后的所述有效调试信息。

可选的，所述仲裁器模块还用于，判断所述标记后的有效调试信息是否存在于所述FIFO存储器中，如果所述标记后的有效调试信息存在，则输出符合仲裁原则的所述有效调试信息。