[发明专利]纳米带的制备方法

说明书

本发明涉及一种纳米带的制备方法，包括以下步骤：提供一基板，在基板表面设置一半导体薄膜，在半导体薄膜表面设置间隔的条状掩模块，厚度为H，间隔距离为L；向半导体薄膜表面沉积第一薄膜层，第一薄模层的厚度为D，沉积方向与条状掩模块的厚度方向夹角为θ₁，且θ₁tan^‑1(L/H)；改变沉积方向，向半导体薄膜表面沉积第二薄膜层，沉积方向与条状掩模块的厚度方向夹角为θ₂，θ₂tan‑1[L/(H+D)]，使得0L‑Htanθ₁‑(H+D)tanθ₂10nm，第一薄膜层与第二薄膜层部分重叠，重叠区域为纳米级条带；干法刻蚀第一薄膜层及第二薄膜层，得到一纳米微结构；刻蚀所述半导体薄膜，得到一纳米带。

技术领域

本发明涉及微纳加工技术领域，特别涉及一种纳米带的制备方法。

背景技术

现有技术在制备小尺寸的结构时，如果通过直接加工的方法，加工尺寸多数由加工设备的性能决定。而直接加工出细槽小于10nm的结构，已经超出了绝大多数设备的极限。即便可以加工，成本和成品率也不容易控制。

而若想得到小的微细结构，常规的方法如蒸发剥离或刻蚀方法等都要先由光刻胶得到小尺寸的结构，然后再基于此结构进行后续的加工。但是，这些方法的问题在于：首先，小尺寸的光刻胶很难实现，过厚的胶本身很难立住，容易倒塌，过薄的胶很难实现图形转移；其次，剥离或者刻蚀过程会对光刻胶有影响，导致光刻胶的残留，对后续结构产生影响。同时，采用上述小尺寸结构制备的产品也会相应受到限制，如薄膜晶体管等。

发明内容

有鉴于此，确有必要提供一种方法简单、易操作的纳米带的制备方法。

一种纳米带的制备方法，其包括以下步骤：提供一基板，在所述基板的表面设置一半导体薄膜，在所述半导体薄膜的表面设置间隔的条状掩模块，条状掩模块的厚度为H，相邻条状掩模块的间隔距离为L，设定该条状掩模块远离半导体薄膜的表面为第一区域，该条状掩模块的侧表面为第二区域，相邻条状掩模块之间暴露的半导体薄膜的表面为第三区域；向设置有条状掩模块的半导体薄膜表面沉积一第一薄膜层，该第一薄模层的厚度为D，并使得沉积方向与条状掩模块的厚度方向夹角为θ₁，且θ₁tan^-1(L/H)；改变沉积方向，向设置有条状掩模块的半导体薄膜表面沉积一第二薄膜层，使得沉积方向与条状掩模块的厚度方向夹角为θ₂，θ₂tan-1[L/(H+D)]，且所述第一薄膜层和第二薄膜层覆盖整个第二区域，并使得0L-Htanθ₁-(H+D)tanθ₂10nm，则该第一薄膜层与第二薄膜层在第三区域内部分重叠，重叠区域为纳米级条带；去除条状掩模块，得到部分重叠设置的第一薄膜层和第二薄膜层；干法刻蚀所述第一薄膜层及第二薄膜层，得到一纳米微结构；以所述纳米级微结构为掩模刻蚀所述半导体薄膜，得到一纳米带。

相较于现有技术，本发明提供的纳米带的制备方法，通过采用侧向沉积的方法得到纳米微结构，继而得到纳米带，沉积过程中通过调节沉积过程参数即可实现纳米级微结构；该方法制备的纳米级微结构的宽度可根据需要进行调节，从而得到不同宽度的纳米带。

附图说明

图1为本发明第一实施例提供的所述纳米级沟道的制备方法的流程图。

图2为本发明第一实施例提供的显影后得到的所述条状掩模块的结构示意图。

图3为本发明第一实施例提供的纳米级沟道的扫描电镜照片。

图4为本发明提供的第一薄膜层和第二薄膜层的沉积方法的流程图。

图5为本发明提供的第一薄膜层和第二薄膜层的沉积方法的流程图。