[发明专利]数字钟实现设备和数字钟实现方法

说明书

技术领域

本发明涉及计时技术领域，特别是涉及一种数字钟实现设备和数字钟实现方法。

背景技术

数字钟是一种利用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比，其具有更高的准确性和直观性及使用寿命，已得到广泛的使用。数字钟的设计方法有许多种，例如：用专用的电子钟芯片配以显示电路及其所需要的外围电路来组成数字钟。

具体来说，传统的方案通过555定时器产生时钟信号，然后再通过多个串联的计数器(例如：可预置的十进制同步计数器)进行分频，来生成1Hz的时钟信号，再将该1Hz的时钟信号输入循环计数电路，最后，将时间计数结果进行显示，最终通过显示装置显示时间。

在上述技术方案中，使用了多个TTL数字电路(晶体管-晶体管逻辑电路)，这些分离的TTL数字电路之间的时序信号会产生延迟，并且这些TTL数字电路也会受到温度的影响，这些延时以及温度影响会导致计数精度不准，从而造成计时准确性差的问题。

发明内容

本发明实施例的目的在于提供一种数字钟实现设备，以解决如何提高计时准确性的技术问题。此外，还提供一种数字钟实现方法。

为了实现上述目的，根据本发明的一个方面，提供了以下技术方案：

一种数字钟实现设备，包括：振荡器、处理器和显示器；其中：

所述振荡器，用于产生时钟信号，并将其输出至所述处理器；

所述处理器，用于根据时钟信号进行计数，产生时间信息，并将所述时间信息输出至所述显示器；

所述显示器，用于根据所述时间信息，进行时间显示。

进一步地，所述振荡器为晶体振荡器或RC振荡器。

进一步地，所述处理器为ARM处理器、可编程逻辑器件、专用集成电路或数字信号处理器。

进一步地，所述数字钟实现设备还包括与所述处理器相连的按键电路；所述按键电路包括第一按键、第二按键和第三按键，并用于产生按键扫描信息；其中，所述第一按键表示秒钟，所述第二按键表示分钟，所述第三按键表示小时；

所述处理器具体包括：接收单元、第一至第三识别单元、第一至第三控制单元、第一至第三清零单元、第一至第三输出单元、分频器以及级联的第一计数器、第二计数器和第三计数器；其中，所述第一计数器为60进制计数器，所述第二计数器为60进制计数器，所述第三计数器为24进制计数器；其中：

所述分频器，用于将所述时钟信号分频为1赫兹脉冲信号，并将其分别传输至所述第一计数器、所述第二计数器和所述第三计数器；

所述接收单元，用于接收所述按键扫描信息，并将所述按键扫描信息发送至所述第一识别单元、所述第二识别单元或所述第三识别单元；

所述第一识别单元，用于根据所述按键扫描信息，识别所述第一按键，并在识别成功的情况下触发所述第一控制单元，以及在未识别成功的情况下触发所述第二识别单元；

所述第一控制单元，用于触发所述第一计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第一计数器的计数是否等于60，且在所述第一计数器的计数等于60的情况下触发所述第一清零单元，以及在所述第一计数器的计数未等于60的情况下触发所述第一输出单元；

所述第一清零单元，用于清零所述第一计数器；

所述第一输出单元，用于将所述第一计数器的计数结果输出至所述显示器；

所述第二识别单元，用于根据所述按键扫描信息识别所述第二按键，并在识别成功的情况下触发所述第二控制单元，以及在未识别成功的情况下触发所述第三识别单元；

所述第二控制单元，用于触发所述第二计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第二计数器的计数是否等于60，且在所述第二计数器的计数等于60的情况下触发所述第二清零单元，以及在所述第二计数器的计数未等于60的情况下触发所述第二输出单元；

所述第二清零单元，用于清零所述第二计数器；

所述第二输出单元，用于将所述第二计数器的计数结果输出至所述显示器；

所述第三识别单元，用于根据所述按键扫描信息识别所述第三按键，并在识别成功的情况下触发所述第三控制单元，以及在未识别成功的情况下触发所述第一识别单元；

所述第三控制单元，用于触发所述第三计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第三计数器的计数是否等于24，并在所述第三计数器的计数等于24的情况下触发所述第三清零单元，以及在所述第三计数器的计数未等于24的情况下触发所述第三输出单元；