[发明专利]数字钟实现设备和数字钟实现方法

权利要求书

1.一种数字钟实现设备，其特征在于，包括：振荡器、处理器和显示器；其中：

所述振荡器，用于产生时钟信号，并将其输出至所述处理器；

所述处理器，用于根据所述时钟信号进行计数，产生时间信息，并将所述时间信息输出至所述显示器；

所述显示器，用于根据所述时间信息，进行时间显示。

2.根据权利要求1所述的数字钟实现设备，其特征在于，所述振荡器为晶体振荡器或RC振荡器。

3.根据权利要求1所述的数字钟实现设备，其特征在于，所述处理器为ARM处理器、可编程逻辑器件、专用集成电路或数字信号处理器。

4.根据权利要求3所述的数字钟实现设备，其特征在于：

所述数字钟实现设备还包括与所述处理器相连的按键电路；所述按键电路包括第一按键、第二按键和第三按键，并用于产生按键扫描信息；其中，所述第一按键表示秒钟，所述第二按键表示分钟，所述第三按键表示小时；

所述处理器具体包括：接收单元、第一至第三识别单元、第一至第三控制单元、第一至第三清零单元、第一至第三输出单元、分频器以及级联的第一计数器、第二计数器和第三计数器；其中，所述第一计数器为60进制计数器，所述第二计数器为60进制计数器，所述第三计数器为24进制计数器；其中：

所述分频器，用于将所述时钟信号分频为1赫兹脉冲信号，并将其分别传输至所述第一计数器、所述第二计数器和所述第三计数器；

所述接收单元，用于接收所述按键扫描信息，并将所述按键扫描信息发送至所述第一识别单元、所述第二识别单元或所述第三识别单元；

所述第一识别单元，用于根据所述按键扫描信息，识别所述第一按键，并在识别成功的情况下触发所述第一控制单元，以及在未识别成功的情况下触发所述第二识别单元；

所述第一控制单元，用于触发所述第一计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第一计数器的计数是否等于60，且在所述第一计数器的计数等于60的情况下触发所述第一清零单元，以及在所述第一计数器的计数未等于60的情况下触发所述第一输出单元；

所述第一清零单元，用于清零所述第一计数器；

所述第一输出单元，用于将所述第一计数器的计数结果输出至所述显示器；

所述第二识别单元，用于根据所述按键扫描信息识别所述第二按键，并在识别成功的情况下触发所述第二控制单元，以及在未识别成功的情况下触发所述第三识别单元；

所述第二控制单元，用于触发所述第二计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第二计数器的计数是否等于60，且在所述第二计数器的计数等于60的情况下触发所述第二清零单元，以及在所述第二计数器的计数未等于60的情况下触发所述第二输出单元；

所述第二清零单元，用于清零所述第二计数器；

所述第二输出单元，用于将所述第二计数器的计数结果输出至所述显示器；

所述第三识别单元，用于根据所述按键扫描信息识别所述第三按键，并在识别成功的情况下触发所述第三控制单元，以及在未识别成功的情况下触发所述第一识别单元；

所述第三控制单元，用于触发所述第三计数器根据所述1赫兹脉冲信号执行加1或减1操作，并判断所述第三计数器的计数是否等于24，并在所述第三计数器的计数等于24的情况下触发所述第三清零单元，以及在所述第三计数器的计数未等于24的情况下触发所述第三输出单元；

所述第三清零单元，用于清零所述第三计数器；

所述第三输出单元，用于将所述第三计数器的计数结果输出至所述显示器。

5.根据权利要求4所述的数字钟实现设备，其特征在于，所述处理器还包括：

第四清零单元，用于清零所述第一计数器、所述第二计数器和所述第三计数器；

初始化单元，用于初始化所述第一计数器、所述第二计数器和所述第三计数器。

6.根据权利要求1所述的数字钟实现设备，其特征在于，所述数字钟还包括：

复位电路，用于对所述处理器进行初始化。

7.根据权利要求1所述的数字钟实现设备，其特征在于，所述显示器为数码管或液晶屏。