[发明专利]具有堆叠布局的半导体器件

说明书

所公开的技术一般涉及半导体器件，更具体而言涉及具有堆叠布置的半导体器件，并且还涉及制造这样的器件的方法。在一个方面，半导体器件包括被形成在衬底上并且至少部分地沿垂直方向堆叠的第一存储器器件和第二存储器器件。第一和第二存储器器件中的每一个均具有多个垂直晶体管，其中每个垂直晶体管具有在垂直方向上延伸的垂直沟道。

相关申请的交叉引用

本申请要求在2016年6月13日提交的欧洲申请号16174252.3的国外优先权，该申请的内容通过引用整体结合于此。

背景

技术领域

所公开的技术一般涉及半导体器件，并且更具体而言涉及具有堆叠布置的半导体器件，并且还涉及制造这样的器件的方法。

背景技术

对存储器器件中每存储器单元或每比特的减小的器件占用面积以及对增加的电路密度的需求不断要求减小存储器器件的晶体管的栅极长度。存储器单元的比例缩放也不断要求降低路由间距和增加数量的光刻曝光以满足设计约束。然而，持续的比例缩放增加了制造和/或满足期望的性能和/或能量消耗准则的难度的难度。

因此，存在对在不损害器件的性能和功能的情况下允许存储器单元面积的进一步减小的经改进的半导体技术的需求。

发明内容

因此，本发明概念的目的是提供一种半导体器件，其在不损害器件的性能和功能的情况下允许单元区域的进一步减小。从以下可以理解附加和替代目的。

根据一个方面，提供了一种包括多个垂直晶体管的半导体器件。垂直晶体管中的每一个均具有垂直沟道。垂直晶体管可形成第一存储器器件和第二存储器器件，其中第一存储器器件和第二存储器器件可以在垂直方向上至少部分地堆叠在彼此之上。

如本文所述，垂直晶体管是指具有相对于衬底(例如相对于被用于制造半导体器件的衬底的主表面)的基本上在垂直方向上延伸的沟道的晶体管。

根据一实施例，第一存储器器件和第二半导体器件可以至少部分地对准，例如以便彼此侧向重叠。形成第一存储器器件的层中的至少一个层和形成第二存储器器件的层中的至少一个层可以通过使用相同的掩模来被形成，从而降低半导体器件的处理成本。此外，所述层中的至少一些层可以彼此对准。

根据一实施例，半导体器件可包括形成第一存储器器件的顶部电极和第二存储器器件的底部电极的互连层。因此，第一和第二存储器器件可以共享可被布置在第一存储器器件和第二存储器器件之间的公共互连层。

根据一实施例，第一存储器器件的垂直晶体管和第二存储器器件的垂直晶体管可共享公共垂直沟道。换言之，第一存储器器件的垂直沟道可形成第一子沟道，而第二器件的垂直沟道可形成第二子沟道。这些子沟道可以彼此垂直对准或堆叠，以形成公共沟道。因此，公共沟道可被连接到两个不同的栅极：被布置在第一存储器器件中的第一栅极和被布置在第二存储器器件中的第二栅极。

根据一实施例，垂直沟道可以是垂直的纳米线。

根据一实施例，半导体器件可包括两个有区别的和垂直分离的栅极层或栅极堆叠，其中第一栅极可被布置在第一存储器器件中，而第二栅极可被布置在第二存储器器件中。

根据一实施例，第一栅极层和第二栅极层可由互连层垂直地分开。

根据一实施例，第一存储器器件和第二存储器器件可在物理上共享电源电压线(V_DD，V_SS)。

根据一实施例，第一存储器器件和第二存储器器件可在物理上共享公共位线(BL)和互补位线(BLB)中的至少一条。

根据一实施例，位线和互补位线可被布置在第一存储器器件和第二存储器器件之间的互连层中。