[发明专利]用于减少存储器操作时间的方法以及非易失性存储器设备有效
申请号: | 201710441604.3 | 申请日: | 2017-06-13 |
公开(公告)号: | CN108122581B | 公开(公告)日: | 2021-05-07 |
发明(设计)人: | F·格兰德;F·拉罗萨;G·洛吉迪斯;G·马特兰盖 | 申请(专利权)人: | 意法半导体股份有限公司;意法半导体(鲁塞)公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/14 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;崔卿虎 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 减少 存储器 操作 时间 方法 以及 非易失性存储器 设备 | ||
1.一种用于减少非易失性存储器设备(10)中的存储器操作的存储器操作时间的方法,所述非易失性存储器设备具有包括多个存储器单元(1)的存储器阵列(12),所述方法包括:
通过应用第一偏置配置来对所述存储器单元(1)的集合进行所述存储器操作的第一执行,其中应用所述第一偏置配置包括:
将第一初始偏置配置应用于所述存储器单元的所述集合,
从所述第一初始偏置配置开始迭代地改变所述存储器单元的所述集合的偏置配置,以及
每次所述偏置配置被改变时,确定所述存储器操作是否已成功,其中所述第一偏置配置对应于被确定为成功的所述偏置配置;
在配置存储器部分中存储与所述第一偏置配置相关联的信息;以及
通过应用第二偏置配置来对所述存储器单元(1)的相同集合进行所述存储器操作的紧接在所述第一执行之后的第二执行,其中应用所述第二偏置配置包括:
从所述配置存储器部分中读取所述第一偏置配置,以及
基于所述第一偏置配置来应用第二初始偏置配置。
2.根据权利要求1所述的方法,其中,执行所述存储器操作的所述第二执行包括从所述第二初始偏置配置开始执行迭代算法,所述迭代算法在每个步骤处执行所述偏置配置的迭代变化以及所述存储器操作已成功的验证。
3.根据权利要求1所述的方法,其中,所述配置存储器部分中存储的所述信息包括从所述第一初始偏置配置开始迭代地改变所述偏置配置的最后步骤的所述偏置配置的操作参数。
4.根据权利要求1所述的方法,其中,所述配置存储器部分中存储的所述信息包括从所述第一初始偏置配置开始迭代地改变所述偏置配置的最后步骤之前的一个或多个步骤的所述偏置配置的操作参数。
5.根据权利要求1至4中任一项所述的方法,其中,所述存储器单元(1)属于浮栅型,每个存储器单元包括体区(2)和控制栅极区(8);并且其中,所述存储器操作是擦除所述存储器单元(1)的集合的操作,并且所述偏置配置包括施加在所述存储器单元(1)的所述控制栅极区(8)与所述体区(2)之间的偏置电压(Vpp)。
6.根据权利要求5所述的方法,其中,迭代地改变所述偏置配置包括在所述控制栅极区(8)与所述体区(2)之间迭代地施加脉冲偏置电压(Vpp),以及在每个步骤处迭代变化所述脉冲的一个或多个特性;其中,与所述第一偏置配置相关联的存储的所述信息包括关于所述一个或多个特性的信息。
7.根据权利要求6所述的方法,其中:所述一个或多个特性包括所述脉冲的电平和/或时长;并且迭代地改变所述偏置配置迭代增加所述电平和/或时长。
8.根据权利要求7所述的方法,其中,存储的所述信息包括在由迭代地改变所述偏置配置执行的最后步骤中施加在所述控制栅极区(8)与所述体区(2)之间的所述偏置电压(Vpp)的脉冲的电平;并且其中,所述第二偏置配置包括在所述控制栅极区(8)与所述体区(2)之间施加对应偏置电压(Vpp)的脉冲,所述脉冲的值是存储的所述电平的函数。
9.根据权利要求1至4和6至8中任一项所述的方法,其中,所述存储器单元(1)的所述集合与所述存储器阵列(12)的扇区或页相对应。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体(鲁塞)公司,未经意法半导体股份有限公司;意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710441604.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储单元及其工作方法
- 下一篇:非易失性存储器装置的操作方法和存储器控制器