[发明专利]一种位宽变换装置及方法

说明书

本发明实施例公开了一种位宽变换装置，所述装置包括：存储器、写控制器、读控制器、数据缓冲器、输入端口、输出端口和位宽转换器；其中，所述写控制器，用于将从第一位宽的所述输入端口接收到的数据存储于所述存储器内；所述读控制器，用于从所述存储器内读取设定长度的数据，并将读取的数据存储于所述数据缓冲器；所述位宽转换器，用于根据所述输出端口的第二位宽，读取存储于所述数据缓冲器中的数据，得到第二位宽的数据。本发明还同时公开了一种位宽变换方法。

技术领域

本发明涉及串行通信技术，尤其涉及一种位宽变换装置及方法。

背景技术

在当前的通信领域中，高速串行技术具有速度高、电磁干扰(EMI，Electromagnetic Interference)小和费用低等特点，因此，广泛应用于芯片级联、背板互连、通用公共无线电接口(CPRI，Common Public Radio Interface)、以太网和高速串行计算机扩展总线标准(PCIE，Peripheral Component Interconnect Express)等。在高速串行接口技术中，其关键技术为并串/串并转换(SerDes)，完成串行数据在不同媒介(如电缆或光纤)上的传输。

在不同的协议应用场景中，如IEEE 802.3协议标准中，不同的传输速率下，物理编码子层(PCS，Physical Coding Sublayer)内部包含的编码方法不同，实现流程也不尽相同，例如：100BASE-TX(其中，100表示传输速率为100兆比特/秒，BASE表示基带传输，T表示传输媒介)采用4字节/5字节(4B/5B)编码，1GBASE-R(R表示传输距离)采用8B/10B编码，而10GBASE-R采用64B/66B编码，在50G以上(包含50G)还具有分发功能，并且10G以上(包含10G)可支持或必须支持前向纠错功能(FEC，Forward Error Correction)或里所前向纠错(RS-FEC，Reed Solomon-Forward Error Correction)，这可能造成PCS/FEC的具体实现方法以及并行输出的位宽不同，而对于物理介质连接(PMA，Physical Medium Attachment)子层来说，为了降低PMA设计的复杂性和提高复用性，不同的PCS实现可以复用同一个PMA，且PMA的输入输出并行位宽往往只支持一种，造成功能单一的问题。

发明内容

有鉴于此，为了至少解决上述问题，本发明实施例期望提供一种位宽变换装置及方法。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种位宽变换装置，所述装置包括：存储器、写控制器、读控制器、数据缓冲器、输入端口、输出端口和位宽转换器；其中，

所述写控制器，用于将从第一位宽的所述输入端口接收到的数据存储于所述存储器内；

所述读控制器，用于从所述存储器内读取设定长度的数据，并将读取的数据存储于所述数据缓冲器；

所述位宽转换器，用于根据所述输出端口的第二位宽，读取存储于所述数据缓冲器中的数据，得到第二位宽的数据。

上述方案中，所述位宽转换器，具体用于：根据所述输出端口的第二位宽和预设顺序，从所述数据缓冲器中依次读取大小为所述第二位宽的数据；

当每次读取后所述数据缓冲器中剩余数据量大于所述第二位宽时，继续所述根据所述输出端口的第二位宽，读取存储于所述数据缓冲器中的数据，直至，所述数据缓冲器内的数据读取完毕。

上述方案中，所述位宽变换装置还包括：运算器；其中，

所述运算器，用于比较所述第一位宽和所述第二位宽，当所述第一位宽大于所述第二位宽的大小时，将所述第一位宽确定为所述存储器的第三位宽；当所述第一位宽小于所述第二位宽时，将所述第一位宽与N之积确定为所述存储器的第三位宽，N为正偶数；