[发明专利]集成电路和应用程序处理器

说明书

一种集成电路(IC)包含多个知识产权件(IP)，所述多个知识产权件中的每一个包含测试逻辑。第一存储器控制器在第一操作模式中将从所述多个知识产权件中的至少一个接收的用户数据提供到第一存储器。扫描器在第二操作模式中从所述多个知识产权件的所述测试逻辑搜集调试数据。并且，第二存储器控制器在所述第二操作模式中从所述扫描器接收所述调试数据并且将所述调试数据提供到所述第一存储器。所述集成电路在操作缺陷发生时可在不使用外部设备的情况下搜集用于检测错误发生区域并且校正错误的调试数据，并且存储所述调试数据。

技术领域

本发明涉及半导体装置(semiconductor device)，并且更确切地说，涉及经配置以搜集并存储调试数据(debugging data)的集成电路(integrated circuit，IC)、应用程序处理器(application processor，AP)，以及包含所述AP的电子装置。

背景技术

随着半导体芯片集成密度的增大，测试半导体芯片将花费许多时间以及大量资源。可测试性设计(Design For Testability，DFT)技术已广泛用于维持半导体芯片的质量并且提高测试效率。扫描测试技术可以构成DFT技术的大部分。通过使用扫描测试技术，可以经由扫描转储方法(scandump method)对芯片上系统(System on Chip，SoC)的硬件和/或软件中的错误进行调试。

发明内容

本发明提供一种集成电路(IC)，所述集成电路经配置以在操作缺陷发生时在不使用外部设备的情况下搜集用于检测错误发生区域并且校正错误的调试数据，并且存储所述调试数据。

根据本发明的一方面，提供一种IC，所述IC包含多个知识产权件(intellectualproperty，IP)，所述多个IP中的每一个包含测试逻辑。第一存储器控制器在第一操作模式中将从所述多个IP中的至少一个接收的用户数据提供到第一存储器。扫描器在第二操作模式中从所述多个IP的所述测试逻辑搜集调试数据。并且，第二存储器控制器在所述第二操作模式中从所述扫描器接收所述调试数据并且将所述调试数据提供到所述第一存储器。

根据本发明的另一方面，提供一种IC，所述IC包含多个IP，所述多个IP中的每一个包含扫描链。总线在所述多个IP之间发送数据。内建式扫描器从所述扫描链搜集扫描数据，并且将所述扫描数据发送到存储器。控制器响应于扫描请求信号而控制所述多个IP中的至少一些以及所述内建式扫描器进入扫描模式，并且将扫描信息提供到所述内建式扫描器。

根据本发明的另一方面，提供一种应用程序处理器(AP)，其安装在包含存储器的电子装置上。所述AP包含多个功能块，每一功能块包含测试逻辑。在所述多个功能块中的至少一些发生操作缺陷时，控制器输出指示用于搜集调试数据的操作模式的扫描模式信号以及扫描控制信号。内置式扫描器响应于所述扫描模式信号和所述扫描控制信号而从包含于所述至少一些功能块中的所述测试逻辑搜集所述调试数据，并且将所述所搜集调试数据发送到所述存储器。

根据本发明的另一方面，提供一种集成电路，所述集成电路具有独立于彼此而操作的多个可隔离电路装置。所述可隔离电路装置中的每一个包含自测试电路。调试扫描器电路从所选可隔离电路装置的所述自测试电路接收调试数据。并且，存储器控制器将由所述调试扫描器电路接收的所述调试数据存储在记忆体装置的预定位置。

附图说明

本发明的实施例将从结合附图进行的以下详细描述而更加清楚地理解，在附图中：

图1为根据一实施例的电子系统的框图。

图2为根据一实施例的处于扫描模式中的集成电路(IC)的操作流程图。

图3为包含测试逻辑的扫描链的实例的图。

图4A为根据一实施例的IC的框图。

图4B为图4A中所示的IC的操作流程图。