[发明专利]集成电路和应用程序处理器

权利要求书

1.一种集成电路，其特征在于，包括：

多个知识产权件，所述多个知识产权件中的每一个包括测试逻辑；

总线，其经配置以连接至所述多个知识产权件；

第一存储器控制器，其经配置以控制第一存储器，在第一操作模式中经由所述总线从所述多个知识产权件中的至少一个接收数据并且将所述数据提供到所述第一存储器；

扫描器，其经配置以在第二操作模式中从所述多个知识产权件的所述测试逻辑中的至少一个搜集调试数据；以及

第二存储器控制器，其经配置以控制所述第一存储器，在所述第二操作模式中从所述扫描器接收所述调试数据并且将从所述扫描器接收的所述调试数据提供到所述第一存储器，其中所述扫描器连接至所述多个知识产权件的每一个。

2.根据权利要求1所述的集成电路，其特征在于，还包括控制器，所述控制器经配置以响应于扫描请求信号而将指示所述第二操作模式的控制信号提供到所述多个知识产权件和所述扫描器。

3.根据权利要求2所述的集成电路，其特征在于，还包括缺陷检测器，所述缺陷检测器经配置以检测所述集成电路的操作缺陷并且产生所述扫描请求信号。

4.根据权利要求2所述的集成电路，其特征在于，所述控制器将用于搜集所述调试数据的扫描信息提供到所述扫描器。

5.根据权利要求4所述的集成电路，其特征在于，其中所述扫描信息包括以下各者中的至少一个：用于搜集所述调试数据的目标知识产权件信息、目标知识产权件的测试逻辑信息，以及关于将存储所述调试数据的所述第一存储器的区域的地址信息。

6.根据权利要求1所述的集成电路，其特征在于，还包括：

调试时钟产生器，其经配置以在所述第二操作模式中产生调试时钟信号，其中

由所述第二存储器控制器输出的所述调试数据是响应于所述调试时钟信号而发送到所述第一存储器。

7.根据权利要求6所述的集成电路，其特征在于，所述调试时钟产生器响应于从外部提供的参考时钟信号而产生所述调试时钟信号。

8.根据权利要求6所述的集成电路，其特征在于，在所述第一操作模式中，所述扫描器、所述第二存储器控制器以及所述调试时钟产生器处于闲置状态。

9.根据权利要求1所述的集成电路，其特征在于，其中：

每一测试逻辑连同多个扫描触发器构成扫描链，并且

所述调试数据包括由所述扫描链输出的扫描数据。

10.根据权利要求9所述的集成电路，其特征在于，其中所述扫描器将对应于所述扫描链的长度的扫描时钟信号提供到包含于所述多个知识产权件中所包含的至少一个目标知识产权件中的所述测试逻辑。

11.根据权利要求1所述的集成电路，其特征在于，其中所述扫描器将所述调试数据的格式转换成适合于所述第二存储器控制器的协议的数据格式。

12.根据权利要求1所述的集成电路，其特征在于，其中所述第一存储器包含于所述集成电路中。

13.根据权利要求1所述的集成电路，其特征在于，其中所述第一存储器包括位于所述集成电路外部的动态随机存取存储器。

14.根据权利要求1所述的集成电路，其特征在于，还包括：

功率管理单元，其经配置以管理提供到所述多个知识产权件的功率，其中

所述功率管理单元在所述第二操作模式中阻断时钟信号到所述多个知识产权件的应用，并且在所述调试数据被完全搜集并且存储时产生系统重置信号。