[发明专利]确定存储器访问时间的系统和方法有效
申请号: | 201710386366.0 | 申请日: | 2017-05-26 |
公开(公告)号: | CN107967926B | 公开(公告)日: | 2021-12-10 |
发明(设计)人: | E·卡尔维蒂;M·卡里希米 | 申请(专利权)人: | 意法半导体股份有限公司 |
主分类号: | G11C16/08 | 分类号: | G11C16/08;G11C29/18 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张宁 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 确定 存储器 访问 时间 系统 方法 | ||
一种实施例方法包括:在存储器的第一多个存储器位置中的每个存储器位置中存储该第一多个存储器位置中的另一个存储器位置的地址;以及从在该存储器处接收的总线信号中读取该第一多个存储器位置中的第一存储器位置的地址。该方法还包括读取存储在该第一多个存储器位置中的该第一存储器位置中的数据;以及使用该读取的数据来判定是否出现了读错误。
技术领域
本公开总体上涉及存储器,并且在具体的实施例中涉及确定存储器访问时间的系统和方法。
背景
在计算系统中,存储器等待时间或访问时间可以是从发出读或写数据的请求直至从存储器获取数据或将数据写入存储器中之间的时间。由此,访问时间可指示给定存储器可如何快速地提供或写入数据。访问时间是重要参数,并且短访问时间可允许计算系统中进行更主动的定时,这样可带来更快的速度和更好的性能。
可测试存储器,以确定其访问时间。在某些情况下,可将所确定的访问时间与阈值访问时间进行比较,以判定给定存储器是否可满足阈值访问时间。如果计算系统中的定时被设置成太具进攻性(例如,由于存储器访问时间的不正确确定),则因为存储器可能不能够向计算系统的其他元件足够快速地提供数据,所以会出现计算系统错误。由此,会需要确定和验证访问时间的有效、准确且简化的方法。
发明内容
在实施例中,一种方法可包括:在存储器的第一多个存储器位置中的每个存储器位置中存储该第一多个存储器位置中的另一个存储器位置的地址;从在该存储器处接收的总线信号中读取该第一多个存储器位置中的第一存储器位置的地址;读取存储在该第一多个存储器位置中的该第一存储器位置中的数据;以及使用该读取的数据来判定是否出现了读错误。
在实施例中,一种方法可以包括:接收关于将确定存储器的访问时间的指示;响应于该存储器接收到读命令,从该存储器处接收的总线信号中取样第一地址,该第一地址是第一多个存储器位置中的第一存储器位置的地址;以及读取存储在该第一多个存储器位置中的该第一存储器位置处的数据。该方法可以进一步包括:判定该读取的数据是否包括正确数据;响应于确定该读取的数据包括该正确数据而判定是否将执行后续读操作;以及响应于确定将执行该后续读操作而读取存储在另外存储器位置的地址处的数据。
在实施例中,一种电路可以包括:多个存储元件,该多个存储元件被配置成用于在第一多个存储器位置中的每个存储器位置中存储该第一多个存储器位置中的另一个存储器位置的地址;地址取样电路,该地址取样电路耦合到该多个存储元件并且被配置成用于向该多个存储元件提供地址;以及控制器,该控制器耦合到该多个存储元件和该地址取样电路,该控制器被配置成用于基于判定是否出现读错误来控制该地址取样电路的操作。
附图说明
现在参考下面的说明并结合附图,以更完整地理解本发明及其优点,在附图中:
图1示出包括输入寄存器、存储器和输出寄存器的系统的框图;
图2示出了图1中示出的系统的简化时序图;
图3示出了图1中示出的系统中包括的存储器的简化框图;
图4示出了一种根据实施例的确定存储器访问时间的方法;
图5示出了根据实施例的包括多个触发器、存储器单元阵列和与多个触发器通信耦合的控制器的存储器的简化框图;
图6示出了根据实施例的图5中示出的存储器的存储器单元阵列中存储的数据的简化表示;
图7示意性地展示了根据实施例的存储器;
图8A和图8B示出了根据实施例的展示了一种确定图7中示出的存储器的访问时间的方法的流程图;
图9A展示了根据实施例的示出了在确定存储器的访问时间期间从存储器输出的读数据的简化时序图,该存储器中的所有读数据与存储器的地址空间兼容;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710386366.0/2.html,转载请声明来源钻瓜专利网。