[发明专利]一种数据处理的方法和设备

说明书

本发明实施例公开了一种数据处理的方法和设备；该方法可以包括：将当前SERDES输出时钟周期内的输出数据移入预设长度的缓存；根据当前缓存数据的信号变化沿在所述当前缓存数据中确定基准位置；根据所述基准位置以及预设的选取策略在所述当前缓存数据中选取有效输出数据。

技术领域

本发明涉及信号处理技术，尤其涉及一种数据处理的方法和设备。

背景技术

串行-解串器(SERDES，SERializer-DeSerializer)是在高速应用中用来实现并行数据及串行数据之间的相互转换,在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。从而充分地利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，大大降低通信成本。

在面对较低速率的以太网数据信号时，由于输入数据的速率低于SERDES的最低速率，而且以太网数据不自带同步时钟，因此只能利用SERDES对输入数据进行采样，并对采样的结果进行处理，来得到正确的输入数据。

由奈奎斯特采样定理可知，采样时钟必须至少是输入信号频率的2倍以上，才能正常采到信号的相位。实际应用中，为了避免时钟抖动、输入信号抖动等因素的影响，往往采用远大于奈奎斯特采样频率，例如8倍、16倍等对输入信号进行过采样。

当SERDES采用N倍过采样时，SERDES会在每个输出时钟输出N个比特bit采样数据，理想情况下，这N个bit输出数据恰好对应于输入信号的1个bit数据，因此在理想情况下，可以在SERDES每个时钟输出的N个bit中任取1个bit作为有效数据。但在实际情况中，由于采样时钟和输入信号的频偏或者抖动，对于输入信号的1个bit采用N倍过采样，可能会出现采样(N-1)次，或者(N+1)次，这时如果不加处理就会造成数据错误。

目前对这个问题的解决办法是，对SERDES的输出数据用更高频率的时钟再次进行处理，根据采集结果数据中的10或者01变化找出变化沿、不断校正采样边界，从而避免了SERDES中采样次数误差的积累。因为采用了比SERDES输出时钟更高频率的处理时钟，保证了有足够的速度处理所有的有效数据。

但这种处理方法，需要一个比SERDES恢复时钟更高频率的处理时钟，并需要对SERDES的输出数据在不同时钟域下进行处理。因此使用了大量时钟和逻辑资源，并增加了逻辑的复杂度，使逻辑难于维护。

发明内容

为解决上述技术问题，本发明实施例期望提供一种数据处理的方法和设备，能够减少针对输出数据的逻辑处理的复杂度，降低针对时钟和逻辑资源的使用量。

本发明的技术方案是这样实现的：

第一方面，本发明实施例提供了一种数据处理的方法，所述方法包括：

将当前SERDES输出时钟周期内的输出数据移入预设长度的缓存；

根据当前缓存数据的信号变化沿在所述当前缓存数据中确定基准位置；

根据所述基准位置以及预设的选取策略在所述当前缓存数据中选取有效输出数据。

在上述方案中，所述将SERDES输出时钟的当前周期内的输出数据移入预设长度的缓存，包括：

当所述缓存中的数据已填满时，将所述输出数据移入所述缓存，并且按照所述输出数据长度将所述缓存中最先进入所述缓存的历史数据移出所述缓存。

在上述方案中，所述根据当前缓存数据的信号变化沿在所述当前缓存数据中确定基准位置，包括：

在所述当前SERDES输出时钟周期内的输出数据移入预设长度的缓存后，若所述缓存首次填满，则将最接近所述缓存中间位置的信号变化沿作为所述基准位置；