[发明专利]一种抗辐照双模式的锁相环电路

说明书

本发明公开一种抗辐照双模式的锁相环电路，包括压控振荡器以及电荷泵，还包括：两个分频鉴相电路模块，分别与压控振荡器的输出端连接，每个分频鉴相电路模块包括依次连接的分频器单元、鉴频鉴相器，分频器单元接入压控振荡器的输出信号进行分频，分频后信号经过鉴频鉴相器输出一组控制信号；逻辑电路模块，用于分别接收两个分频鉴相电路模块输出的两组控制信号，产生最终的多路控制信号输出；电荷泵控制开关模块，与电荷泵连接，包括多个控制开关，各个控制开关分别接收逻辑电路模块输出的各路控制信号以控制电荷泵的开断。本发明能够实现错误信号的自纠正，具有抗辐照功能，且结构简单、功耗小，并能够消除辐照效应对电路的影响等优点。

技术领域

本发明涉及锁相环控制技术领域，尤其涉及一种抗辐照双模式的锁相环电路。

背景技术

辐射效应会对电子系统的工作状态产生影响，严重的甚至可能导致系统崩溃，其中辐射环境下主要是由单粒子瞬变(Single Event Transient，SET)效应对电子系统产生影响。锁相环PLL作为模拟电路中的关键部分，是为整个电路系统提供所需的时钟信号，其性能将直接影响整个模拟电路的性能，而锁相环中分频器(Frequency Divider, DIV)和鉴频鉴相器(Phase Frequency Detect, PFD)的抗辐照性能差，在SET效应影响下会导致DIV、PFD产生错误的UP/DN控制信号，使得PLL失锁，进而影响整个电路的工作状况。

为了提高PLL中DIV和PFD抗SET能力，目前普遍是采用三模冗余（Triple ModularRedundancy, TMR）技术，该方法可以在一定程度上提高DIV与PFD电路模块的抗SET能力，但存在以下缺陷：

（1）与常规的锁相环电路相比，采用TMR技术后的锁相环电路需要三倍的版图面积和功耗，所需的版图面积和功耗非常大，提高了成本；

（2）由于采用TMR技术需要引入投票器，因而同时会引入新的SET敏感节点，还会进一步影响电路性能；

（3）采用TMR技术时由于需要采用反馈自纠正设计，因而还会使得投票器的SET敏感性进一步放大，即投票器在SET效应下不仅会影响后续电路工作，还会通过反馈进一步影响DIV与PFD模块的工作状况。

有从业者提出通过冗余电路和n型、p型场效应管并联的方式提高电路抗辐照能力，但是通常仅能够提高特定集成电路的抗辐照能力，对于锁相环PLL中DIV与PFD的加固效果差，且无法消除辐照效应本身对电路工作的影响。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种能够实现错误信号的自纠正，具有抗辐照功能，且结构简单、功耗小，并能够消除辐照效应对电路的影响的抗辐照双模式的锁相环电路。

一种抗辐照双模式的锁相环电路，包括压控振荡器以及电荷泵，还包括：

两个分频鉴相电路模块，分别与所述压控振荡器的输出端连接，每个所述分频鉴相电路模块包括依次连接的分频器单元、鉴频鉴相器，所述分频器单元接入所述压控振荡器的输出信号进行分频，分频后信号经过所述鉴频鉴相器输出一组控制信号；

逻辑电路模块，用于分别接收两个所述分频鉴相电路模块输出的两组控制信号，产生最终的多路开关控制信号输出；

电荷泵控制开关模块，与所述电荷泵连接，包括多个控制开关，各个所述控制开关分别接收所述逻辑电路模块输出的各路开关控制信号以控制电荷泵的开断。

作为本发明的进一步改进：所述分频器单元包括相互连接的选择控制模块、以及用于进行分频的分频器，所述选择控制模块根据所述鉴频鉴相器输出的信号，控制所述分频器保持当前接入信号、或切换接入另一个所述分频鉴相电路模块的分频器中信号进行分频。