[发明专利]一种高速可编程任意整数分频器

说明书

本发明公开一种高速可编程任意整数分频器，涉及微电子技术中的高速可编程多模分频器的领域。该结构由固定分频器DIV₁、固定分频器DIV₂、可编程分频器DIV₃，以及可编程计数器Counter实现。DIV₁、DIV₂、DIV₃分频器均是基于移位寄存器的分频器，由输入时钟驱动，属于同步分频，能够工作在较高的频率，具有较小的相位噪声贡献。分频器DIV₁为固定M₁分频；分频器DIV₂为固定M₂分频；分频器DIV₃为可编程1～M₃分频；计数器Counter为可编程1～N计数器。本发明针对传统可编程多模整数分频器不能同时工作在较高频率和任意整数分频范围，提出一种基于移位寄存器的高速可编程任意整数分频器的结构，适用于高速、宽范围多模分频的应用。

技术领域

本发明涉及微电子技术中的高速可编程多模分频器的领域，特别是高速可编程任意整数分频的分频器领域。

背景技术

可编程分频器，通常用于频率合成器之中，将输出频率分频后与参考频率输入到鉴频鉴相器(PFD)中进行比较。在锁相环(PLL)中，可编程分频器主要的作用是降低PFD的工作频率，以及改变PLL的输出频率。随着集成电路的发展，以及系统对速度要求，PLL的输出频率越来越高，要求可编程分频器工作在较高的频率，是PLL设计的一个难点，部分传统的可编程分频器，可实现任意整数分频，但工作速度慢；双模预分频器，可实现高速分频，往往应用在分频比较大的连续分频情况，无法实现任意整数分频的情况；异步分频结构，由于级间延时，不能实现高速分频。2013年7月发表在IEEE上的《A GHz Full-Division-RangeProgrammable Divider with Output Duty-Cycle Improved》一文中，公开了一种高速任意整数分频器的设计，然而由于电路结构的原因，采用异或门和异步分频，使输出波形失真严重且具有较大的相位噪声，限制了其应用的范围。因此对于高速可编程宽范围分频应用，需要进行创新改进设计。

发明内容

本发明提出一种高速可编程任意整数分频器，避免了传统分频器工作频率低和不能实现任意整数分频的缺点，实现了高速可编程任意整数分频功能。

为实现上述目的，本发明提供的技术方案一种高速可编程任意整数分频器，该分频器包括：分频器DIV₁、DIV₂、DIV₃，采用移位寄存方式，实现高速分频；其中DIV₁为固定分频器，分频比为M₁；DIV₂为固定分频器，分频比M₂；DIV₃为可编程分频器，分频比为1～M₃；计数器Counter为可编程计数器，计数范围为1～N；SEL[3:0]用于选择DIV₁、DIV₂、DIV₃的输入信号，如图1所示。

当要求分频比范围为1～M₃时，分频器DIV₁与分频器DIV₂处于掉电状态(Power-Down)，不工作；SEL[3:2]控制分频器DIV₃输出直接反馈到分频器DIV₃的输入，仅有分频器DIV₃形成移位寄存器，总的分频比公式为N_total＝M₃，完成1～M₃分频；