[发明专利]一种高速可编程任意整数分频器

权利要求书

1.一种高速可编程任意整数分频器，该分频器包括：分频器DIV₁、DIV₂、DIV₃，采用移位寄存方式，实现高速分频；其中DIV₁为固定分频器，分频比为M₁；DIV₂为固定分频器，分频比M₂；DIV₃为可编程分频器，分频比为1～M₃；计数器Counter为可编程计数器，计数范围为1～N；SEL[3:0]用于选择DIV₁、DIV₂、DIV₃的输入信号；

当要求分频比范围为1～M₃时，分频器DIV₁与分频器DIV₂处于掉电状态，不工作；SEL[3:2]控制分频器DIV₃输出直接反馈到分频器DIV₃的输入，仅有分频器DIV₃形成移位寄存器，总的分频比公式为N_total＝M₃，完成1～M₃分频；

当要求分频比范围为M₃～M₂+M₃分频时，分频器DIV₁处于掉电状态，SEL[3:2]和SEL[1]控制分频器DIV₃输出直接反馈到分频器DIV₂的输入，分频器DIV₂和分频器DIV₃形成移位寄存器，总的分频比公式为N_total＝M₂+M₃，完成M₃～M₂+M₃分频；

当要求分频比范围为M₂+M₃～M₁+M₃分频时，M₁>M₂，分频器DIV₂处于掉电状态，SEL[3:2]、SEL[1]和SEL[0]控制分频器DIV₃输出直接反馈到分频器DIV₁的输入、分频器DIV₁和分频器DIV₃形成移位寄存器，总的分频比公式为N_total＝M₁+M₃，完成M₂+M₃～M₁+M₃分频；

当要求分频比范围为M₁+M₃～M₁+M₂+M₃分频时，SEL[3:2]、SEL[1]和SEL[0]控制分频器DIV₃输出直接反馈到分频器DIV₁的输入，分频器DIV₁、分频器DIV₂和分频器DIV₃形成移位寄存器，总的分频比公式为N_total＝M₁+M₂+M₃，完成M₁+M₃～M₁+M₂+M₃分频；

当要求分频比范围大于M₁+M₂+M₃分频时，SEL[3:2]、SEL[1]和SEL[0]控制分频器DIV₃输出直接反馈到分频器DIV₁的输入，计数器Counter用于计数分频器DIV₁的分频次数N，根据分频比的需要，选择将分频器DIV₂接入或断开移位寄存器链路中，总的分频比公式为N_total＝N*M₁+(M₂)+M₃，完成大于M₁+M₂+M₃的分频。