[发明专利]一种数据传输控制方法、装置及存储介质

说明书

本发明公开了一种数据传输控制方法，包括：预先设置计数器；所述方法还包括：确定处于不同时钟域的输入端和输出端的时钟频率比例关系；根据所述时钟频率比例关系，确定所述计数器的计数值；检测到所述输入端开始传输数据时，启动所述计数器，并在所述输出端输出数据，直至所述计数器到达所述计数值时，停止所述输出端的数据输出。本发明还同时公开了一种数据传输控制装置、以及存储介质。

技术领域

本发明涉及通信领域中的数据传输技术，尤其涉及一种数据传输控制方法、装置及存储介质。

背景技术

随着半导体行业的不断发展，在集成电路(IC，integrated circuit)板的芯片上集成的电路模块越来越多，当芯片处于工作状态时，各电路模块之间需要进行数据传递。由于各电路模块往往处于不同的时钟域，使得各电路模块的时钟频率不同，从而数据信号的跨时钟域问题成为很多IC板设计的难点。

目前，各种通讯协议对数据传输速率的要求，更是让IC硬件接口设计很难灵活适配各种应用场景。通常情况下，对数据传输速率进行一次修改，就需要对IC硬件接口进行一次改动。在一些复杂场景下，还需要增加异步先入先出(FIFO，First Input First Output)队列。然而，异步FIFO队列不是万能的，由于异步FIFO队列需要在两个时钟域都有对应的接口，且利用握手机制才能保证异步FIFO队列发挥作用，如果有任何一个时钟域没有办法实现握手机制，则该异步FIFO队列就有数据溢出的风险。

对于如何避免数据溢出的风险，目前相关技术的做法是增加异步FIFO队列的深度，即根据发送端与接收端的时钟频率的比值，适当地增大FIFO队列的深度。然而，该相关技术所产生的最大问题就是增加了硬件开销。对于数据位宽比较小如1bit的异步FIFO队列而言，这种设计产生的开销是在接受范围内的；但是对于数据位宽比较大如256bit的异步FIFO队列而言，这种设计增加的缓存面积等开销是巨大的。因为按照上述相关技术的做法，异步FIFO队列中的每个bit都是使用硬件寄存器来实现的，这样就会增大寄存器的数量，对整个产品的能耗和成本都会产生影响，而且如果应用频率发生改变，还有可能引入其他风险。

对于如何很好地解决数据信号的跨时钟域问题，以实现最有效地调节接口数据传输速率，相关技术尚无有效解决方案。

发明内容

有鉴于此，本发明实施例期望提供一种数据传输控制方法、装置及存储介质，能够很好地解决数据信号的跨时钟域问题，以实现最有效地调节接口数据传输速率。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供一种数据传输控制方法，预先设置计数器；所述方法还包括：

确定处于不同时钟域的输入端和输出端的时钟频率比例关系；

根据所述时钟频率比例关系，确定所述计数器的计数值；

检测到所述输入端开始传输数据时，启动所述计数器，并在所述输出端输出数据，直至所述计数器到达所述计数值时，停止所述输出端的数据输出。

上述方案中，停止所述输出端的数据输出时，所述方法还包括：将所述计数器清零。

上述方案中，所述检测到所述输入端开始传输数据，包括：

检测到所述输入端输入的数据的有效信号出现高电平时，所述输入端开始传输数据。

上述方案中，所述输入端包括数据内存，所述输出端包括数据处理模块；所述方法还包括：在所述数据内存与所述数据处理模块之间设置接口控制模块；

所述数据内存与所述接口控制模块处于同一时钟域，所述数据内存的时钟频率大于所述数据处理模块的时钟频率。