[发明专利]并联配置的电阻存储器元件

说明书

本申请要求2016年6月17日提交的美国专利申请第15/186，137号的优先权，该申请的全部内容通过引用的方式被并入本文中。

背景技术

本章节中描述的方案可能被实行，但是本章节中描述的方案不一定是先前构思或实行的方案。因此，除非在本文中另有指示，否则在本章节中所描述的方案不是本申请中的权利要求的现有技术，并且不由于被包含在本章节中而被认为是现有技术。

集成电路经常包含易失性存储器元件。典型的易失性存储器元件是基于交叉耦合反相器(锁存器)的。易失性存储器元件仅仅只在集成电路被加电时保持数据。倘若电力失去，则易失性存储器元件中的数据丢失。例如，静态随机存取存储器(SRAM)芯片包含SRAM单元，SRAM单元是一类易失性存储器元件。易失性存储器元件也用于可编程逻辑器件集成电路中。

易失性存储器元件会受制于被称为软错误翻转的现象。软错误翻转事件是由嵌入在集成电路及其封装中的宇宙射线和放射性杂质引起的。宇宙射线和放射性杂质生成高能原子粒子，例如，中子和阿尔法粒子。存储器元件包含由图案化的硅衬底形成的晶体管和其它部件。当原子粒子撞击到存储器元件中的硅时，生成电子-空穴对。电子-空穴创建导电路径，该导电路径可以引起存储器元件中的带电节点放电，并且引起存储器元件的状态翻转。如果例如“1”存储在存储器元件中，则软错误翻转事件可以引起“1”变成“0”。

正是在此上下文中，出现了本文的实施例。

发明内容

本文所描述的实施例包括初始化存储器器件的方法和初始化装置。应当理解的是，能够以诸如过程、装置、系统、器件或方法等许多方式来实施实施例。若干实施例描述如下。

在一个实施例中，公开了一种存储器单元。所述存储器单元可以包括第一非易失性电阻存储器元件。所述存储器单元也可以包括第二非易失性电阻存储器元件，其与所述第一非易失性电阻存储器元件并联地耦合。在实施例中，所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件分别能够存在于多个电阻状态中的第一电阻状态和第二电阻状态中下，其中，所述多个电阻状态中的每个电阻状态均表示不同的数据状态。

在另一实施例中，论述了一种形成存储器单元的方法。所述方法可以包括在衬底上形成存取晶体管的操作。所述方法也可以包括在所述衬底上沉积第一金属层的操作。所述方法可以进一步包括在所述第一金属层上沉积金属间电介质层的操作。所述方法可以包括在所述金属间电介质层中蚀刻出第一接触部和第二接触部的操作。然后，所述方法可以包括分别在所述第一接触部和所述第二接触部中沉积第一底部电极和第二底部电极的操作。所述方法可以包括分别在第一底部电极和第二底部电极上沉积第一氧化物层和第二氧化物层的操作。所述方法可以包括分别在所述第一氧化物层和所述第二氧化物层上沉积第一顶部电极和第二顶部电极的额外操作。所述方法也可以包括在所述第一顶部电极和所述第二顶部电极上沉积第二金属层的操作。

在又一实施例中，公开了一种集成电路。所述集成电路可以包括第一存储器单元，所述第一存储器单元包括第一非易失性电阻存储器元件和第二非易失性电阻存储器元件，其与第一非易失性电阻存储器单元并联地耦合。所述集成电路也可以包括选择晶体管，其包括第一源极-漏极端子，其中，所述第一源极-漏极端子被连接到所述第一存储器单元。在另一实施例中，第二存储器单元被连接到所述选择晶体管的第二源极-漏极端子。

附图说明

图1示出了根据实施例的示例性可编程逻辑器件集成电路。

图2示出了根据实施例的示例性存储器阵列电路的图解。

图3A示出了根据实施例的示例性存储器单元的横截面侧视图。

图3B示出了根据实施例的示例性存储器单元的俯视图。

图4示出了根据实施例的在存储器单元中形成的示例性非易失性电阻存储器元件的横截面图。

图5示出了根据实施例的形成存储器单元的示例性方法。

图6示出了根据实施例的存储器单元的导通状态电阻与存储器单元中的非易失性电阻存储器元件的数量之间的关系的示例性图形表示。

图7示出了根据本发明的实施例的并入了两个存储器单元的示例性集成电路。

具体实施方式