[发明专利]用于多精度算术的SIMD整数乘法累加指令

说明书

本申请公开了用于多精度算术的SIMD整数乘法累加指令。乘法和累加(MAC)指令允许无符号的整数乘法的高效执行。MAC指令指示第一向量寄存器作为第一操作数、第二向量寄存器作为第二操作数和第三向量寄存器作为目的地。第一向量寄存器存储第一因数，且第二向量寄存器存储部分和。执行MAC指令以将第一因数与隐含的第二因数相乘以生成乘积，并且将部分和与乘积相加以生成结果。第一因数、隐含的第二因数以及部分和具有相同的数据宽度，且乘积具有两倍的数据宽度。将结果的最高有效半部分存储在第三向量寄存器中，且将结果的最低有效半部分存储在第二向量寄存器中。

本发明专利申请是国际申请号为PCT/US2011/065901，国际申请日为 2011年12月19日，进入中国国家阶段的申请号为201180076397.7，名称为“用于多精度算术的SIMD整数乘法累加指令”的发明专利申请的分案申请。

技术领域

本发明的实施例一般涉及计算机处理器架构，更具体而言，涉及当被执行时导致特定结果的指令。

相关技术的描述

许多处理器具有单指令多数据(SIMD)架构。该SIMD架构通常有助于显著提高处理速度。在SIMD架构中，与仅在一个数据元素或一对数据元素上操作的标量指令不同，向量指令(也称为打包数据指令或SIMD指令) 可在多个数据元素、或多对数据元素上同时和/或并行地操作。处理器可具有并行执行硬件，该并行执行硬件响应于向量指令来同时或并行地执行多个操作。

在SIMD架构中，可将多个数据元素打包在一个寄存器或存储器位置内作为打包数据或向量数据。在向量数据中，寄存器或其他存储位置的位可被逻辑地划分成多个固定大小的数据元素的序列。数据元素中的每一个可表示个体数据片，该个体数据片连同通常具有相同大小的其他数据元素一起被存储在寄存器或存储位置中。例如，256位宽寄存器可具有四个64位宽向量元素，八个 32位宽向量元素，十六个16位宽向量元素，或三十二个8位宽向量元素。每一个向量元素可表示独立的个体数据片段，可与其它数据片断分开地或独立地在该数据片段上操作。

代表性地，向量加法指令可以指定在来自两个源向量操作数的所有相应数据元素对上执行单个向量操作(例如，加法)以生成目的或结果向量。这些源向量操作数是相同大小，可包含相同宽度的数据元素，如此，可各自包含相同数量的数据元素。两个源向量操作数中的相同的位位置中的源数据元素可以表示相应的数据元素对。可以分开地或独立地对这些相应的源数据元素对中的每一个执行向量操作，以便生成匹配数量的结果数据元素，且因而每一对相应的源数据元素可以具有相应的结果数据元素。通常，这样的指令的结果数据元素是以相同的次序，且它们常常具有相同的大小。

附图说明

在各个附图的图形中，本发明的各实施例是作为示例而不是显示说明的，在附图中，类似的参考编号表示类似的元件。应注意，在本公开中对“一”或“一个”实施例的不同引用不一定指相同实施例，且这种引用表示至少一个。此外，当结合一个实施例描述特定特征、结构或特性时，认为在本领域技术人员学识范围内，可以与其他实施例一起实施这样的特征、结构或特性，无论是否对此明确描述。

图1是具有含一个或多个乘法和累加(MAC)指令的指令集的处理器的示例实施例的框图。

图2示出乘法和累加操作的示例。

图3示出由MAC指令和相关联的加法指令所使用的向量寄存器和掩码寄存器的示例实施例。

图4A和4B示出MAC指令和相关联的加法指令及其操作的示例实施例。

图5示出包括MAC指令和相关联的加法指令的样本代码的示例。

图6是具有执行单元的指令处理装置的示例实施例的框图，该执行单元可操作用于执行包含MAC指令和相关联的加法指令的示例实施例的指令。

图7A和7B是示出用于处理MAC指令和相关联的加法指令的方法的示例实施例的流程图。