[发明专利]固态等离子PIN二极管

权利要求书

1.一种固态等离子PIN二极管，其特征在于，包括：

SOI衬底(101)；所述SOI衬底(101)的两端均设置有源区沟槽，所述有源区沟槽上至下具有第一层沟道、第二层沟道和第三层沟道，所述第一层沟道、所述第二层沟道和所述第三层沟道形成台阶状；

第一P区台阶(102)、第一N区台阶(103)、第二P区台阶(104)、第二N区台阶(105)、第三P区台阶(106)及第三N区台阶(107)；所述第一P区台阶(102)、所述第二P区台阶(104)、所述第三P区台阶(106)分别位于所述SOI衬底(101)的一端的所述第一层沟道上、所述第二层沟道上、所述第三层沟道上；所述第一N区台阶(103)、所述第二N区台阶(105)、所述第三N区台阶(107)分别位于所述SOI衬底(101)的另一端的所述第一层沟道上、所述第二层沟道上、所述第三层沟道上；其中，所述第二P区台阶(104)及所述第二N区台阶(105)分别位于所述第一P区台阶(102)及所述第一N区台阶(103)的下侧；

所述第三P区台阶(106)及所述第三N区台阶(107)分别位于所述第二P区台阶(104)及所述第二N区台阶(105)的下侧。

2.根据权利要求1所述的固态等离子PIN二极管，其特征在于，还包括隔离材料(108)，所述隔离材料(108)填充于制作所述第一P区台阶(102)、所述第一N区台阶(103)、所述第二P区台阶(104)、所述第二N区台阶(105)、所述第三P区台阶(106)及所述第三N区台阶(107)时形成的沟槽中。

3.根据权利要求1所述的固态等离子PIN二极管，其特征在于，还包括第一引线(109)和第二引线(110)；其中，所述第一引线(109)连接所述第一P区台阶(102)、第二P区台阶(104)及所述第三P区台阶(106)；

所述第二引线(110)连接所述第一N区台阶(103)、第二N区台阶(105)及所述第三N区台阶(107)。

4.根据权利要求1所述的固态等离子PIN二极管，其特征在于，所述SOI衬底(101)的掺杂类型为P型，掺杂浓度为1×10¹⁴～9×10¹⁴cm^-3。

5.根据权利要求3所述的固态等离子PIN二极管，其特征在于，所述SOI衬底(101)中顶层硅(1003)的厚度为100μm。

6.根据权利要求5所述的固态等离子PIN二极管，其特征在于，所述第一P区台阶(102)和所述第一N区台阶(103)的上表面分别距所述顶层硅(1003)上表面的距离为30～100nm；

所述第二P区台阶(104)和所述第二N区台阶(105)的上表面分别距所述第一P区台阶(102)和所述第一N区台阶(103)上表面的距离为100～300nm；所述第三P区台阶(106)和所述第三N区台阶(107)的上表面距所述第二P区台阶(104)和所述第二N区台阶(105)上表面的距离为300～500nm。

7.根据权利要求1所述的固态等离子PIN二极管，其特征在于，所述第一P区台阶(102)、所述第一N区台阶(103)、所述第二P区台阶(104)、所述第二N区台阶(105)、所述第三P区台阶(106)和所述第三N区台阶(107)的厚度均为100nm。

8.根据权利要求1所述的固态等离子PIN二极管，其特征在于，所述第一P区台阶(102)、所述第一N区台阶(103)、所述第二P区台阶(104)、所述第二N区台阶(105)、所述第三P区台阶(106)和所述第三N区台阶(107)的掺杂浓度均为1×10¹⁸～5×10¹⁸cm^-3。

9.根据权利要求3所述的固态等离子PIN二极管，其特征在于，还包括钝化层(111)，设置于隔离材料(108)、所述第一引线(109)及所述第二引线(110)的上表面。

10.根据权利要求9所述的固态等离子PIN二极管，其特征在于，所述钝化层(111)的材料为氮化硅。