[发明专利]显示装置、阵列基板及像素单元

说明书

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示装置、阵列基板及像素单元。

背景技术

目前，在薄膜晶体管液晶显示器领域中，IPS(平面场效应)显示器和FFS(边缘场效应)两种类型的显示器因其具有宽视角、高透过率、快速响应等优点获得而广泛的应用。对于现有的IPS显示器和FFS显示器而言，二者的阵列基板均包括多个阵列分布的像素单元，各个像素单元均包括多个亚像素；这些亚像素的像素电极一般采用上、下双畴对称的狭缝电极。其中，狭缝电极的电极间距对于显示效果有着较为明显的影响。具而言之，电极间距较小，则液晶分子的透过率和驱动电压较高，因此亮度和功耗较高；电极间距较大，则液晶分子透过率和驱动电压较低，因此亮度和功耗较低。

现有技术中，现有像素单元的结构和工作模式单一，要想获得高透过率和高亮度，以提高显示效果，则会使驱动电压升高，功耗也随之升高；若要降低功耗，则会使透过率和亮度也随之降低，只能显示低灰阶和低亮度的画面的显示效果；因而无法实现多种亮度和不同功耗需求，适用范围较小，不利于用户根据实际情况进行调节。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种显示装置、阵列基板及像素单元，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

根据本公开的一个方面，提供一种像素单元，包括多个亚像素，各所述亚像素均包括第一子亚像素以及第二子亚像素；其中：

所述第一子亚像素包括：

第一像素电极，所述第一像素电极具有多个第一宽度的狭缝以及被各所述狭缝分隔的多个第一子电极；

第一薄膜晶体管，所述第一薄膜晶体管的控制端连接至第一栅线、第一端连接至第一数据线、第二端连接至所述第一像素电极；

所述第二子亚像素包括：

第二像素电极，所述第二像素电极具有多个第二宽度的狭缝以及被各所述狭缝分隔的多个第二子电极，且所述第二宽度与所述第一宽度不相等；

第二薄膜晶体管，所述第二薄膜晶体管的控制端连接至第二栅线、第一端连接至第二数据线、第二端连接至所述第二像素电极。

在本公开的一种示例性实施例中，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的控制端连接至同一栅线，所述第一栅线和所述第二栅线为同一栅线；

所述第一薄膜晶体管的第一端和所述第二薄膜晶体管的第一端连接至不同的数据线，所述第一数据线和所述第二数据线为不同的数据线。

在本公开的一种示例性实施例中，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的控制端连接至不同的栅线，所述第一栅线和所述第二栅线为不同的栅线；

所述第一薄膜晶体管的第一端和所述第二薄膜晶体管的第一端连接至同一数据线，所述第一数据线和所述第二数据线为同一数据线。

在本公开的一种示例性实施例中，所述第一像素电极包括第一区域和第二区域，所述第一区域和第二区域内均分布有多个第一子电极，且所述第二区域内的第一子电极与所述第一区域内的第一子电极呈第一夹角排布且不相交，所述第一夹角小于180°；

所述第二像素电极包括第三区域和第四区域，所述第三区域和第四区域内均分布有多个第二子电极，且所述第四区域内的第二子电极与所述第三区域内的第二子电极呈第二夹角排布且不相交，所述第二夹角小于180°。

在本公开的一种示例性实施例中，所述第一宽度与一个所述第一子电极的宽度之和为7.35μm；所述第二宽度与一个所述第二子电极的宽度之和为8.8μm。

根据本公开的一个方面，提供一种阵列基板，包括：

多个呈阵列分布的上述任意一项所述的像素单元；

多个栅线，在同一所述像素单元中，各所述第一薄膜晶体管的控制端和各所述第二薄膜晶体管的控制端均连接至同一所述栅线；

多个数据线，与所述多个栅线交错设置，在同一所述像素单元中，各所述第一薄膜晶体管的第一端和各所述第二薄膜晶体管的第一端连接至不同的所述数据线。

在本公开的一种示例性实施例中，在同一行所述像素单元的同一行所述亚像素中，各所述第一子亚像素与各所述第二子亚像素分两行设置，其中，

各所述第一子亚像素均位于同一行，各所述第二子亚像素均位于另一行；或者

各所述第一子亚像素与各所述第二子亚像素互相间隔设置。

根据本公开的一个方面，提供一种阵列基板，包括：