[发明专利]显示装置、阵列基板及像素单元

权利要求书

1.一种像素单元，包括多个亚像素，其特征在于，各所述亚像素均包括第一子亚像素以及第二子亚像素；其中：

所述第一子亚像素包括：

第一像素电极，所述第一像素电极具有多个第一宽度的狭缝以及被各所述狭缝分隔的多个第一子电极；

第一薄膜晶体管，所述第一薄膜晶体管的控制端连接至第一栅线、第一端连接至第一数据线、第二端连接至所述第一像素电极；

所述第二子亚像素包括：

第二像素电极，所述第二像素电极具有多个第二宽度的狭缝以及被各所述狭缝分隔的多个第二子电极，且所述第二宽度与所述第一宽度不相等；

第二薄膜晶体管，所述第二薄膜晶体管的控制端连接至第二栅线、第一端连接至第二数据线、第二端连接至所述第二像素电极。

2.根据权利要求1所述的像素单元，其特征在于，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的控制端连接至同一栅线，所述第一栅线和所述第二栅线为同一栅线；

所述第一薄膜晶体管的第一端和所述第二薄膜晶体管的第一端连接至不同的数据线，所述第一数据线和所述第二数据线为不同的数据线。

3.根据权利要求1所述的像素单元，其特征在于，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的控制端连接至不同的栅线，所述第一栅线和所述第二栅线为不同的栅线；

所述第一薄膜晶体管的第一端和所述第二薄膜晶体管的第一端连接至同一数据线，所述第一数据线和所述第二数据线为同一数据线。

4.根据权利要求1～3任一项所述的像素单元，其特征在于，所述第一像素电极包括第一区域和第二区域，所述第一区域和第二区域内均分布有多个第一子电极，且所述第二区域内的第一子电极与所述第一区域内的第一子电极呈第一夹角排布且不相交，所述第一夹角小于180°；

所述第二像素电极包括第三区域和第四区域，所述第三区域和第四区域内均分布有多个第二子电极，且所述第四区域内的第二子电极与所述第三区域内的第二子电极呈第二夹角排布且不相交，所述第二夹角小于180°。

5.根据权利要求1～3任一项所述的像素单元，其特征在于，所述第一宽度与一个所述第一子电极的宽度之和为7.35μm；所述第二宽度与一个所述第二子电极的宽度之和为8.8μm。

6.一种阵列基板，其特征在于，包括：

多个呈阵列分布的权利要求1～5任一项所述的像素单元；

多个栅线，在同一所述像素单元中，各所述第一薄膜晶体管的控制端和各所述第二薄膜晶体管的控制端均连接至同一所述栅线；

多个数据线，与所述多个栅线交错设置，在同一所述像素单元中，各所述第一薄膜晶体管的第一端和各所述第二薄膜晶体管的第一端连接至不同的所述数据线。

7.根据权利要求6所述的阵列基板，其特征在于，在同一行所述像素单元的同一行所述亚像素中，各所述第一子亚像素与各所述第二子亚像素分两行设置，其中，

各所述第一子亚像素均位于同一行，各所述第二子亚像素均位于另一行；或者

各所述第一子亚像素与各所述第二子亚像素互相间隔设置。

8.一种阵列基板，其特征在于，包括：

多个呈阵列分布的权利要求1～5任一项所述的像素单元；

多个栅线，在同一所述像素单元中，各所述第一薄膜晶体管的控制端和各所述第二薄膜晶体管的控制端连接至不同的所述栅线；

多个数据线，与所述多个栅线交错设置，在同一所述像素单元中，各所述第一薄膜晶体管的第一端与各所述第二薄膜晶体管的第一端连接至同一所述数据线。

9.根据权利要求8所述的阵列基板，其特征在于，在同一行所述像素单元的同一行所述亚像素中，各所述第一子亚像素与各所述第二子亚像素分两行设置，其中，

各所述第一子亚像素均位于同一行，各所述第二子亚像素均位于另一行；或者

各所述第一子亚像素与各所述第二子亚像素互相间隔设置。

10.一种显示装置，其特征在于，包括：

权利要求6或权利要求7所述的阵列基板；或者

权利要求8或权利要求9所述的阵列基板。