[发明专利]阵列基板、显示面板及显示装置

说明书

本发明提供一种阵列基板及采用该阵列基板的显示面板、显示装置。所述阵列基板包括绝缘基板、沿第一方向延伸设于绝缘基板上的栅极线及沿第二方向延伸并与栅极线绝缘的数据线，所述栅极线与数据线交叉形成像素区域，并且像素区域在第一方向上的长度大于其在第二方向的长度，其中，所述栅极线上方依次设有栅绝缘层、钝化层及像素电极，并且所述像素电极覆盖所述栅极线。本发明的阵列基板中，将子像素分割方向由传统的沿栅极线方向变更为沿数据线方向，并采用像素电极覆盖栅极线信号，减少BM的使用，提高了开口率，同时像素电极与栅极线之间具有两层绝缘介质，间距得以增大，减少了栅极负载，提高了充电效率。

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板、应用该阵列基板的显示面板及采用该显示面板的显示装置。

背景技术

众所周知，画面质量是显示器件最主要的追求方向，画质的细腻主要由分辨率的大小决定。分辨率越高，像素越小，由于需要对应在彩膜侧设置遮光单元，以消除数据线/栅极线附近电场紊乱导致的液晶紊乱进而引发出射光不可控的漏光影响，开口率也越小是毋庸置疑的。所以提升开口率是设计人员不断努力的方向。

专利申请US20100079695A1中公开了一种液晶显示器，其包括栅极线、设于栅极线上方的栅绝缘层、存储电极钝化层及像素电极，其将子像素的分割方向由传统的沿栅信号线方向变更为沿数据线方向，并采用在栅极线上覆盖存储电极来屏蔽栅极线信号，从而可以减少黑色矩阵(Black Matrix，BM)的使用，提升了开口率。

然而，由于在栅极线与存储电极之间的绝缘介质厚度过小，导致栅极线与存储电极之间的电容过大，使得栅极充电时间约为传统设计(子像素分割方向为栅极信号方向)的1/3，当前工艺难以满足充电率要求。同时，由于采用存储电极来覆盖栅极信号，导致栅极位置上存在两层金属，使得栅极信号对应位置高度过高，容易导致后期液晶配向时出现不均匀的问题。

发明内容

本发明的首要目的旨在提供一种可以在提高开口率基础上减小栅极负载的阵列基板。

本发明的另一目的在于提供一种采用上述阵列基板来提升分辨率的显示面板。

本发明的又一目的在于提供一种采用上述显示面板的显示装置，其具有较高的分辨率，画面质量较为优异。

为了实现上述目的，本发明提供以下技术方案：

一种阵列基板，包括绝缘基板、沿第一方向延伸设于绝缘基板上的栅极线及沿第二方向延伸并与栅极线绝缘的数据线，所述栅极线与数据线交叉形成像素区域，并且像素区域在第一方向上的长度大于其在第二方向的长度，其中，所述栅极线上方依次设有栅绝缘层、钝化层及像素电极，并且所述像素电极覆盖所述栅极线。

该阵列基板还包括共电极，所述栅极线沿宽度方向的至少一侧的栅绝缘层与钝化层之间限定出收容空间，所述共电极置于所述收容空间内，并且其边缘与所述像素电极在绝缘基板上的正投影至少部分重叠。

优选地，所述共电极靠近所述栅极线设置，以通过共电极屏蔽部分栅极信号，进一步减少彩膜侧的BM，提升开口率。

优选地，所述共电极与栅极线之间的水平距离为1.5μm～2μm。

优选地，所述共电极与像素电极相交叠部分的宽度范围为1.5μm～2.5μm。

优选地，所述共电极与像素电极之间的钝化层的厚度范围为150～250nm。

优选地，所述共电极沿宽度方向的两侧中，仅一侧边缘与像素电极相互交叠。

优选地，所述共电极与所述数据线同层设置且互不交叠。

优选地，所述栅极线与像素电极间的栅绝缘层的厚度为300～400nm，钝化层的厚度为150～250nm。

相比现有技术，本发明的方案具有以下优点：