[发明专利]存储单元及存储阵列

说明书

本发明公开了一种存储单元包括读取选择晶体管、第一浮接栅极晶体管、写入选择晶体管、第二浮接栅极晶体管及共同浮接栅极。共同浮接栅极耦接于第一浮接栅极晶体管及第二浮接栅极晶体管。存储单元利用第二浮接栅极晶体管上方的共同浮接栅极进行写入及清除操作，并通过第一浮接栅极及读取选择晶体管进行读取操作。

技术领域

本发明是有关于一种存储单元，特别是一种能够承受高压操作的多次写入存储单元。

背景技术

非挥发性内存(Non-volatile memory，NVM)是一种能够在内存区块无电源供应时，仍能保存储存信息的内存。

由于非挥发性内存能够应用在各种领域中，因此将非挥发性内存嵌入于与主电路相同芯片的需求也成为趋势，特别是在对于芯片空间要求严格的个人电子装置应用中尤为普遍。

根据写入次数限制的不同，非挥发性内存可分为多次写入(multi-timeprogrammable，MTP)内存和单次写入(one-time programmable，OTP)内存。现有技术中的多次写入非挥发性内存可包括用来储存数据的浮接栅极晶体管，以及一或两个用来致能浮接栅极晶体管以进行对应操作的选择晶体管。浮接栅极晶体管是由两个不同的耦合组件所控制，一个用来控制写入操作，另一个则用来控制清除操作。

由于在写入操作和清除操作期间，电子会被注入浮接栅极或是自浮接栅极退出(eject)，因此随着写入次数增加，浮接栅极也会随着受损。浮接栅极的缺陷将使得存储单元退化，导致存储单元所产生的读取电流难以辨识。

发明内容

为了能够避免存储单元因为浮接栅极受损导致读取电流不易辨识，而造成存储单元的读取能力退化，本发明的一实施例提供一种存储单元，存储单元包括读取选择晶体管、第一浮接栅极晶体管、写入选择晶体管、第二浮接栅极晶体管及共同浮接栅极。

读取选择晶体管具有第一端、第二端、控制端及基极端。读取选择晶体管的第一端耦接于位线，读取选择晶体管的控制端耦接于字符线，而读取选择晶体管的基极端耦接于源极线。

第一浮接栅极晶体管具有第一端、第二端、控制端及基极端。第一浮接栅极晶体管的第一端耦接于读取选择晶体管的第二端，第一浮接栅极晶体管的第二端耦接于源极线，而第一浮接栅极晶体管的基极端耦接于源极线。

写入选择晶体管具有第一端、第二端、控制端及基极端，写入选择晶体管的第一端耦接于清除控制线，写入选择晶体管的控制端耦接于操作控制线，而写入选择晶体管的基极端耦接于清除控制线。

第二浮接栅极晶体管具有第一端、第二端、控制端及基极端，第二浮接栅极晶体管的第一端耦接于写入选择晶体管的第二端，而第二浮接栅极晶体管的基极端耦接于清除控制线。

共同浮接栅极耦接于第一浮接栅极晶体管及第二浮接栅极晶体管。

本发明的另一实施例提供一种存储阵列，存储阵列包括多条位线、多条字符线、多条操作控制线、多条清除控制线、多条源极线及复数列存储单元。每一存储单元包括读取选择晶体管、第一浮接栅极晶体管、写入选择晶体管、第二浮接栅极晶体管及共同浮接栅极。