[发明专利]时钟抖动测量电路和方法及包括该电路的半导体装置

权利要求书

1.一种用于测量时钟抖动的电路，所述电路包括：

内部信号发生器，其构造为产生分别与输入时钟信号同步的内部时钟信号和单脉冲信号；

多个延迟单元，其彼此串联连接且构造为产生各自的延迟后时钟信号，其中，所述内部时钟信号依次穿过所述多个延迟单元；

多个锁存电路，其构造为与各个延迟后时钟信号同步地锁存所述单脉冲信号，并且输出各个采样信号；

计数子电路，其构造为输出通过对所述各个采样信号当中的有效采样信号的数量进行计数而产生的计数值；

至少一个比较器，其构造为接收所述计数值；以及

第一寄存器和第二寄存器，其构造为在基于所述至少一个比较器的至少一个输出信号的预定时间段期间，分别存储所述计数值的最大值和最小值，并且

其中，最大值与最小值之差与所述输入时钟信号的抖动成比例。

2.根据权利要求1所述的电路，其中，内部信号发生器包括构造为产生所述单脉冲信号的周期信号发生器，并且所述单脉冲信号具有与所述输入时钟信号的周期成比例的有效脉宽，

其中，所述有效采样信号的计数数量与所述输入时钟信号的周期成比例。

3.根据权利要求2所述的电路，包括：

作为所述至少一个比较器的第一比较器和第二比较器，

其中，所述第一比较器和所述第二比较器构造为将所述计数值分别与存储在第一寄存器和第二寄存器中的值进行比较，

其中，第一寄存器基于第一比较器的输出信号进行更新，并且存储用于表示在所述预定时间段期间由计数子电路进行计数的有效采样信号的最高数量的所述最大值，并且第二寄存器基于第二比较器的输出信号进行更新，并且存储用于表示在所述预定时间段期间由计数子电路进行计数的有效采样信号的最低数量的所述最小值。

4.根据权利要求1所述的电路，其中，内部信号发生器包括构造为产生所述单脉冲信号的占空比信号发生器，并且所述单脉冲信号具有与所述输入时钟信号的正脉宽或负脉宽成比例的有效脉宽，

其中，所述有效采样信号的计数数量与延迟单元的数量之比与所述输入时钟信号的占空比成比例。

5.根据权利要求1所述的电路，其中，内部信号发生器包括时钟分频器，其构造为通过对所述输入时钟信号进行分频而产生所述内部时钟信号。

6.根据权利要求1所述的电路，其中，所述多个锁存电路中的每一个包括触发器，

其中，所述触发器包括：

向其输入所述延迟后时钟信号之一的时钟端；

向其输入所述单脉冲信号的数据端；以及

输出所述采样信号之一的输出端。

7.根据权利要求1所述的电路，其中，所述多个锁存电路构造为接收用于将所述采样信号设为无效状态的复位信号，并且

其中，内部信号发生器还产生所述复位信号，其中，所述复位信号在所述单脉冲信号转换至有效状态之前从有效状态转换至无效状态。

8.根据权利要求1所述的电路，其中，内部信号发生器包括构造为产生屏蔽信号的屏蔽信号发生器，

其中，所述屏蔽信号在所述单脉冲信号从无效状态转换至有效状态之前从有效状态转换至无效状态，并且所述屏蔽信号在所述单脉冲信号从有效状态转换至无效状态之后从无效状态转换至有效状态，并且

其中，所述多个锁存电路以与所述延迟后时钟信号当中未被屏蔽信号屏蔽的一部分延迟后时钟信号同步的方式锁存所述单脉冲信号。

9.根据权利要求1所述的电路，其中，计数子电路构造为在所述内部时钟信号的多个连续周期期间与所述内部时钟信号同步地对所述有效采样信号进行计数。

10.根据权利要求1所述的电路，其中，延迟单元的数量为2^N且锁存电路的数量为2^N，其中N为等于或大于2的整数，并且

其中，所述采样信号包括2^N个信号，并且计数子电路基于所述有效采样信号的计数数量来产生N位输出信号。